

第二章

逻辑代数基础

知识点归纳

一、逻辑代数的基本公式

逻辑代数的基本公式又称为布尔恒等式,分别列于表 2-1 中。这些公式反映了二值逻辑的基本思想,是逻辑运算的重要工具,也是学习数字电路的必备基础。

表 2-1 逻辑代数定律

序号	名称	基本公式	对偶式
1	交换律	$A+B=B+A$	$AB=BA$
2	结合律	$A+(B+C)=(A+B)+C$	$A(BC)=(AB)C$
3	分配律	$A+BC=(A+B)(A+C)$	$A(B+C)=AB+AC$
4	0-1 律	$1 \cdot A=A$ $0 \cdot A=0$	$0+A=A$ $1+A=1$
5	互补律	$A+A'=1$	$A \cdot A'=0$
6	重叠律	$A+A=A$	$A \cdot A=A$
7	对合律	$(A')'=A$	
8	吸收律	$A+AB=A$ $A+A'B=A$	$A(A+B)=A$ $A(A'+B)=AB$
9	德·摩根定理	$(AB)'=A'+B'$	$(A+B)'=A' \cdot B'$
10	包含律	$AB+A'C+BC=AB+A'C$	$(A+B)(A'+C)(B+C)=(A+B)(A'+C)$

二、逻辑代数的基本定理

1. 代入定理

在任何一个包含定理 A 的逻辑等式中,若以另外一个逻辑式代入式中所有 A 的位置,则等式仍然成立,这就是所谓代入定理。

2. 反演定理

对于任意一个逻辑式 Y,若将其中所有“·”换成“+”,“+”换成“·”,0 换成 1,1 换成 0,原变量换成反变量,则得到的结果就是 Y',这叫做反演定理。

在使用反演定理时还需注意遵守以下两个规则:

(1) 仍需遵守“先括号、然后乘、最后加”的运算优先次序;

(2)不属于单个变量上的反号应保留不变。

3. 对偶定理

若两逻辑式相等,则它们对偶式也相等,这就是对偶定理。

对于任何一个逻辑式 Y ,若将其中的“ \cdot ”换成“ $+$ ”,“ $+$ ”换成“ \cdot ”, 0 换成 1 , 1 换成 0 ,则得到一个新的逻辑式 Y^D ,这个 Y^D 叫做 Y 的对偶式。或者说 Y 的 Y^D 互换为对偶式。

三、逻辑函数的表示方法

1. 逻辑真值表

将输入变量所有的取值下对应的输出值找出来,列成表格,即可得到真值表。

2. 逻辑函数式

把输出与输入之间的逻辑关系写成与、或、非等运算的组合式,就得到了所需的逻辑函数式。

3. 逻辑图

将逻辑函数中各变量之间的与、或、非等逻辑关系用图形符号表示出来,即可画出表示函数关系的逻辑图。

4. 卡诺图

将 n 变量的全部最小项各用一个小方块表示,并使具有逻辑相邻性的最小项在几何位置上也相邻地排列起来,所得到的图形叫做 n 变量最小项的卡诺图。

把逻辑函数化为最小项之和的形式,在卡诺图上与这些最小项对应的位置上填入 1 ,其余位置上填入 0 ,就得到了表示该逻辑函数的卡诺图。

四、逻辑函数的化简

1. 公式法化简

在逻辑函数的与或表达式中,最简与或表达式形式最为简单,因而实现它的电路简单,可靠性高。公式化简法,就是在与或表达式的基础上,利用公式和定理,消去表达式中多余产的乘积项和乘积项中多余的因子,得到函数的最简与或式。公式化简法中经常使用以下几种方法:

(1)并项法: $AB+AB'=A$

(2)吸收法: $A+AB=A$

(3)消项法: $AB+A'C+BCD=AB+A'C$

(4)消因子法: $A+A'B=A+B$

(5)配项法: $A+A=A, A+A'=1$

用公式化简,不有固定的步骤可循,只有多练,才能生巧。

2. 卡诺图化简

卡诺图化简的步骤如下:

(1)将函数化为最小项之和的形式;

(2)画出表示该逻辑函数的卡诺图;

(3)找出可以合并的最小项;

(4) 选取化简后的乘积项。选取的原则是：

- ① 这些乘积项应包含函数式中所有的最小项(应覆盖卡诺图所有的 1)；
- ② 所用的乘积项数目最少,也就是可合并的最小项组成的矩形组数目最少；
- ③ 每个乘积项包含的因子最少,也就是每个可合并的最小项矩形组中应包含尽量多的最小项。

五、具有无关项的逻辑函数式中的无关项

1. 约束项、任意项和逻辑函数式中的无关项

- (1) 在逻辑函数中,对输入变量取值所加的限制称为约束；
- (2) 在约束条件中,恒等于 0 的最小项叫做约束项；
- (3) 在不影响电路功能的前提下,输入变量的值等于 1 的那些最小项称为任意项；
- (4) 约束项和任意项称为无关项。

2. 具有无关项的逻辑函数的化简

化简具有无关项的逻辑函数时,要充分利用无关项可以当 0 也可以当 1 的特点,尽量扩大卡诺圈,使逻辑函数更简单。

六、用 Multisim7 进行逻辑函数的化简和变换

Multisim7 是一种集成化、多功能的计算机软件,广泛应用于电路的分析、设计和运行状态的仿真。其中包含有专门为分析逻辑电路而设计的逻辑分析仪和逻辑转换器这两种虚拟仪器。利用逻辑转换器能够方便、快捷地在逻辑函数的真值表、函数式和逻辑图之间进行转换。

典型例题与解题技巧

例 1 利用代数法将下列各逻辑函数式化简为最简与或式。

$$(1) (AB)' + AC + C'D + B'(CD)' + BC'E$$

$$(2) (AC' + BD + A'BC)'$$

【分析】 代数法化简有:并项法、吸收法、消去法、配项消项法,通过观察综合运用公式即可化简。

$$\begin{aligned} \text{解} \quad (1) & (AB)' + AC + C'D + B'(CD)' + BC'E + BCF \\ &= A' + B' + AC + C'D + B'(CD)' + BC'E + BCF \\ &= A' + B' + C + C'D + C'E + CF \\ &= A' + B' + C + D + E \end{aligned}$$

$$\begin{aligned} (2) & (AC' + BD + A'BC)' = (AC')' \cdot (BD)' \cdot (A'BC)' \\ &= (A' + C) \cdot (B' + D') \cdot (A + B' + C') \\ &= (A'B' + A'D' + B'C + CD')(A + B' + C') \\ &= A'B' + A'B'C' + A'B'D' + A'C'D' + AB'C + B'C + ACD' + B'CD' \\ &= A'B' + A'C'D' + B'C + ACD' \end{aligned}$$

例 2 试用代数法将逻辑函数式

$$Y = (A + B' + C + D')(A + B' + C' + D')(A' + B + C + D)(A' + B + C' + D)(A' + B' + C + D)(A' + B' + C' + D)$$

化简为最简或式。

【分析】 本例给出的逻辑函数式,是一个以最大项之积的形式表示的标准或式。化简时,可先用对偶规则将其对偶函数式写出,变为以最小项之和的形式表示的标准或式,进行化简,然后,再对偶回原函数式,即可得出最简的或式。

解 由原函数得其对偶函数式为

$$\begin{aligned} Y' &= AB'CD' + AB'C'D' + A'BCD + A'BC'D + A'B'CD + A'B'C'D \\ &= AB'D'(C + C') + A'D(BC + BC' + B'C + B'C') \\ &= AB'D' + A'D \end{aligned}$$

化简后的原函数式为

$$Y = (Y')' = (A + B' + D')(A' + D)$$

例 3 用卡诺图化简下列函数。

(1) $F = (A + B')'C + AB' + A'BC'$;

(2) $L(A, B, C, D) = \sum m(0, 2, 4, 6, 9, 13) + \sum d(1, 3, 5, 7, 11, 15)$ 。

【分析】 利用卡诺图化简逻辑函数时,在函数的卡诺图中,可合并相邻的 1 格得出原函数的最简与或式;也可合并相邻的 0 格得出反函数的最简与或式。

解 (1) $F = (A + B')'C + AB' + A'BC'$

$$\begin{aligned} &= A'BC + AB'(C + C') + A'BC' \\ &= A'BC + AB'C' + AB'C + A'BC' \\ &= \sum m(2, 3, 4, 5) \end{aligned}$$

卡诺图如图 2-1(a) 所示,则: $F = AB' + A'B$

(2) $L(A, B, C, D) = \sum m(0, 2, 4, 6, 9, 13) + \sum d(1, 3, 5, 7, 11, 15)$

由逻辑表达式作卡诺图,如图 2-1(b) 所示。

由卡诺图得最简逻辑表达式:

$$L = A' + D$$




图 2-1

例 4 已知逻辑函数 $L = AB' + BC' + CA'$, 试用真值表、卡诺图和逻辑图(与非-与非)表示。

【分析】 将逻辑函数两次取反即可化为与非-与非的表示形式。

$$\begin{aligned} L &= AB' + BC' + CA' = ((AB' + BC' + CA')')' \\ &= (AB')' \cdot (BC')' \cdot (CA')' \end{aligned}$$

由逻辑函数写出真值表, 如表 2-2 所示。

表 2-2

A	0	0	0	0	1
B	0	0	1	1	0
C	0	1	0	1	1
L	0	1	1	1	1

由逻辑函数得卡诺图和逻辑图分别如图 2-2(a)、(b) 所示。




图 2-2

历年考题真题评析

题 1 (南开大学, 2006 年) 试用卡诺图化简法将逻辑函数

$$Y = \sum m(5, 6, 7, 8, 9) + \sum d(10, 11, 12, 13, 14, 15)$$

化简成最简与非-与非式。

【分析】 本题给出的逻辑函数是一种不完全描述的逻辑函数, 或称为具有无关最小项的逻辑函数。由于无关最小项对于逻辑函数是一种约束条件, 它的含义一是这些最小项不允许出现, 二是即使出现也不影响电路的逻辑功能。因此, 在用卡诺图化简逻辑函数时, 可将无关最小项视为 1 格或 0 格参与合并项中, 使逻辑函数得出最简的表达式。

【解】 设给定的逻辑函数由 A, B, C, D 4 变量构成, 则有

$$Y = f(A, B, C, D) = \sum m(5, 6, 7, 8, 9) + \sum d(10, 11, 12, 13, 14, 15)$$

卡诺图如图 2-3 所示。




图 2-3

将无关最小项视为 1 格,在卡诺图中圈 1 化简后,得出函数的最简与或式为

$$Y = A + BC + BD$$

函数的最简与非 - 与非式为

$$Y = (A' \cdot (BC)'\cdot (BD)')'$$

题 2 (北京邮电大学,2005 年) 将最大项表达式

$L = \prod M(1,2,4,7)$ 变换为最小项表达式。

【分析】 若 $Y = \sum M_i$, 则 $Y' = \sum M_k$, 即 $Y = (\sum_{k \neq i} M_k)'$

利用反演定理 $Y = \prod_{k \neq i} (M_k)' = \sum_{k \neq i} M_k$, 即 $\sum M_i = \prod_{k \neq i} M_k$

利用公式 $\prod_{k \neq i} M_k = \sum M_i$ 即可求得。



根据最大项的性质,可得

$$L' = \prod M(0,3,5,6)$$

$$L = (\prod M(0,3,5,6))'$$

$$\begin{aligned} &= ((A+B+C)(A+B'+C')(A'+B+C')(A'+B'+C))' \\ &= (A+B+C)' + (A+B'+C')' + (A'+B+C')' + (A'+B'+C)' \\ &= A'B'C' + A'BC + AB'C + ABC' \end{aligned}$$

题 3 (北京理工大学,2005 年) 用卡诺图表示逻辑函数

$$L = (AB' + AC)C' + ((AB + A'C)C')' + CD'$$

【分析】 先将式子化为最简与或式即可用卡诺图表示。



首先将逻辑函数 L 变换为与或表达式,即

$$\begin{aligned} L &= AB'C' + (AB + A'C)' + C' + CD' \\ &= AB'C' + (A' + B')(A + C') + C' + CD' \\ &= AB'C' + AB' + A'C' + B'C' + C' + CD' \\ &= AB' + C' + D' \end{aligned}$$

根据变换后的与或表达式,可将其乘积项填入卡诺图,如图 2-4 所示。

		CD			
		00	01	11	10
AB	00	1	1	0	1
	01	1	1	0	1
	11	1	1	0	1
	10	1	1	1	1

图 2-4

题 4 (中山大学, 2005 年) 已知函数 X, Y 有

$$\begin{cases} X_1 = AB' + AD + BC + CD' \\ Y_1 = (A'B'D + A'C' + BC'D')' \end{cases}$$

$$\begin{cases} X_2 = \sum m(0, 1, 3, 5, 7, 8, 11, 15) \\ Y_2 = ((A+C+D)(B'+C+D)(A'+C+D')(A'+C'+D))' \end{cases}$$

$$\begin{cases} X_2 = \sum m(0, 1, 3, 5, 7, 8, 11, 15) \\ Y_2 = ((A+C+D)(B'+C+D)(A'+C+D')(A'+C'+D))' \end{cases}$$

试分析 X, Y 间有何逻辑关系?

【分析】 根据 X_1, X_2, Y_1, Y_2 的逻辑表达式, 画出卡诺图, 并进行比较。

解 画函数 X_1, Y_1, X_2, Y_2 的卡诺图如图 2-5 所示。

X_1		CD			
	AB	00	01	11	10
	00	0	0	0	1
	01	0	0	1	1
	11	0	1	1	1
	10	1	1	1	1

Y_1		CD			
	AB	00	01	11	10
	00	0	0	0	1
	01	0	0	1	1
	11	0	1	1	1
	10	1	1	1	1

X_2		CD			
	AB	00	01	11	10
	00	1	1	1	0
	01	0	1	1	0
	11	0	0	1	0
	10	1	0	1	0

Y_2		CD			
	AB	00	01	11	10
	00	0	0	0	1
	01	1	0	0	1
	11	1	1	0	1
	10	0	1	0	1

图 2-5

由 Y_1 卡诺图知, $A'B'D + A'C' + BC'D'$ 即为图中为 0 的六个小方块, 其反函数为剩余的十个为 1 的小方块之和, 也就是 Y_1 , 和 X_1 卡诺图比较, 可直接看出 $X_1 = Y_1$ 。

由 Y_2 的反函数 Y'_2 可知

$$\begin{aligned} Y'_2 &= \prod M(2,4,6,9,10,12,13,14) \\ &= \sum m(0,1,3,5,7,8,11,15) \end{aligned}$$

和 X_2 的卡诺图比较,可直接得出 $X_2 = Y'_2$

课后习题全解

[题 2.1] 试用列真值表的方法证明下列异或运算公式。

(1) $A \oplus 0 = A$; (2) $A \oplus 1 = A'$; (3) $A \oplus A = 0$; (4) $A \oplus A' = 1$;

(5) $(A \oplus B) \oplus C = A \oplus (B \oplus C)$; (6) $A(B \oplus C) = AB \oplus AC$;

(7) $A \oplus B' = (A \oplus B)' = A \oplus B \oplus 1$ 。

 (1) 由表 2-3(a) 知

$$A \oplus 0 = A$$

表 2-3(a)

A	0	$A \oplus 0$	A
0	0	0	0
1	0	1	1

(2) 由表 2-3(b) 知

$$A \oplus 1 = A'$$

表 2-3(b)

A	1	$A \oplus 1$	A'
0	1	1	1
1	1	0	0

(3) 由表 2-3(c) 知

$$A \oplus A = 0$$

表 2-3(c)

A	A	$A \oplus A$
0	0	0
1	1	0

(4) 由表 2-3(d) 知

$$A \oplus A' = 1$$

表 2-3(d)

A	A'	$A \oplus A'$
0	1	1
1	0	1

(5) 由表 2-3(e) 知

$$(A \oplus B) \oplus C = A \oplus (B \oplus C)$$

表 2-3(e)

A	B	C	$A \oplus B$	$B \oplus C$	$(A \oplus B) \oplus C$	$A \oplus (B \oplus C)$
0	0	0	0	0	0	0
0	0	1	0	1	1	1
0	1	0	1	1	1	1
0	1	1	1	0	0	0
1	0	0	1	0	1	1
1	0	1	1	1	0	0
1	1	0	0	1	0	0
1	1	1	0	0	1	1

(6) 由表 2-3(f) 知

$$A(B \oplus C) = AB \oplus AC$$

表 2-3(f)

A	B	C	$B \oplus C$	$A(B \oplus C)$	AB	AC	$AB \oplus AC$
0	0	0	0	0	0	0	0
0	0	1	1	0	0	0	0
0	1	0	1	0	0	0	0
0	1	1	0	0	0	0	0
1	0	0	0	0	0	0	0
1	0	1	1	1	0	1	1
1	1	0	1	1	1	0	1
1	1	1	0	0	1	1	0

(7) 由表 2-3(g) 知

$$A \oplus B' = A \oplus B' = A \oplus B \oplus 1$$

表 2-3(g)

A	B	B'	$A \oplus B'$	$A \oplus B$	$(A \oplus B)'$	$A \oplus B \oplus 1$
0	0	1	1	0	1	1
0	1	0	0	1	0	0
1	0	1	0	1	0	0
1	1	0	1	0	1	1

【题 2.2】 证明下列逻辑恒等式(方法不限)

$$(1) AB' + B + A'B = A + B$$

$$(2) (A + C')(B + D)(B + D') = AB + BC'$$

$$(3) ((A + B + C')'C'D)' + (B + C')(AB'D + B'C') = 1$$

$$(4) A'B'C' + A(B + C) + BC$$

【分析】 对多变量、复杂的逻辑等式通常采用公式推演或公式推演与画卡诺图相结合的方法证明。

$$\begin{aligned} (1) AB' + B + A'B &= AB' + (1 + A')B \\ &= AB' + B = A + B \end{aligned}$$

$$\begin{aligned} (2) (A + C')(B + D)(B + D') &= (A + C')(B + BD) \\ &= (A + C')B \\ &= AB + BC' \end{aligned}$$

$$\begin{aligned} (3) ((A + B + C')'C'D)' + (B + C')(AB'D + B'C') \\ &= (A + B + C') + C + D' + AB'C'D + B'C' \\ &= 1 \quad (C' + C = 1) \end{aligned}$$

$$(4) A'B'C' + A(B + C) + BC = A'B'C' + AB + AC + BC$$

$$\begin{aligned} \text{而 } (AB'C' + A'B'C + A'BC')' &= (AB'C')'(A'B'C)'(A'BC')' \\ &= (A' + B + C)(A + B + C')(A + B' + C) \\ &= A'B'C' + AB + BC + AC \end{aligned}$$

故等式成立。

【题 2.3】 已知逻辑函数 Y_1 和 Y_2 的真值表如表 2-4(a)、(b) 所示, 试写出 Y_1 和 Y_2 的逻辑函数式。

找出 Y_1 (或 Y_2) 为 1 时的输入变量的取值组合, 写出在这些变量取值下其值为 1 的最项(如表中所示), 将这些最小项相加, 得

$$Y_1 = A'B'C' + A'B'C' + AB'C' + AB'C + ABC$$

$$Y_2 = A'B'C'D' + A'B'CD' + A'BC'D' + A'BCD + AB'C'D' + AB'CD + ABC'D + ABCD'$$

表 2-4(a)

A	B	C	Y_1
0	0	0	1
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	1

表 2-4(b)

A	B	C	D	Y_2
0	0	0	0	0
0	0	0	1	1
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	1
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	0
1	1	0	1	1
1	1	1	0	1
1	1	1	1	0

[题 2.4] 已知逻辑函数的真值表如表 2-5(a)(b) 所示, 试写出对应的逻辑函数式。

表 2-5(a)

A	B	C	Y
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	0

表 2-5(b)

M	N	P	Q	Z
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	1
0	1	0	0	0
0	1	0	1	0
0	1	1	0	1
0	1	1	1	1
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1



找出 Y 和 Z 为 1 时的输入变量的取值组合, 然后将值为 1 的最小项相加, 得

$$Y = A'B'C + A'BC' + AB'C'$$

$$Z = M'N'PQ + M'NPQ' + M'NPQ + MN'PQ + MNP'Q' + MNP'Q + MNPQ' + MNPQ$$

[题 2.5] 列出下列逻辑函数的真值表。

$$(1) Y_1 = A'B + BC + ACD'$$

$$(2) Y_2 = A'B'CD' + (B \oplus C)'D + AD$$

 (1) Y_1 的真值表如表 2-6(a)。

表 2-6(a) Y_1 的真值表

A	B	C	D	$A'B$	BC	ACD'	Y_1
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	0
0	0	1	0	0	0	0	0
0	0	1	1	0	0	0	0
0	1	0	0	1	0	0	1
0	1	0	1	1	0	0	1
0	1	1	0	1	1	0	1
0	1	1	1	1	1	0	1
1	0	0	0	0	0	0	0
1	0	0	1	0	0	0	0
1	0	1	0	0	0	1	1
1	0	1	1	0	0	0	0
1	1	0	0	0	0	0	0
1	1	0	1	0	0	0	0
1	1	1	0	0	1	1	1
1	1	1	1	0	1	0	1

(2) 将 Y_2 式展开为

$$Y_2 = A'B'CD' + AD + B'C'D + BCD$$

然后列出如表 2-6(b) 的真值表。

表 2-6(b) Y_2 的真值表

A	B	C	D	$A'B'CD'$	AD	$B'C'D$	BCD	Y_2
0	0	0	0	0	0	0	0	0
0	0	0	1	0	0	1	0	1
0	0	1	0	1	0	0	0	1
0	0	1	1	0	0	0	0	0
0	1	0	0	0	0	0	0	0
0	1	0	1	0	0	0	0	0
0	1	1	0	0	0	0	0	0
0	1	1	1	0	0	0	1	1
1	0	0	0	0	0	0	0	0
1	0	0	1	0	1	1	0	1
1	0	1	0	0	0	0	0	0
1	0	1	1	0	1	0	0	1
1	1	0	0	0	0	0	0	0
1	1	0	1	0	1	0	0	1
1	1	1	0	0	0	0	0	0
1	1	1	1	0	1	0	1	1

[题 2.6] 写出图 2-6(a)、(b) 所示电路的输出逻辑函数式。





图 2-6

解 从输入端向输出端逐级写出每个门的输出逻辑式,得

$$Y_1 = ((AB')'(A'B)')' = AB' + A'B = A \oplus B$$

$$Y_2 = ((A \oplus B) + (BC')')' = ABC'$$

[题 2.7] 写出图 2-7(a)、(b) 所示电路的输出逻辑函数式。





图 2-7



从输入向输出逐级写出每个门的输出逻辑式,得

$$\begin{aligned}
 Y_1 &= ((A+B)'C)' \oplus (C'D)' \\
 &= (A'B'C)' \oplus (C'D)' \\
 &= A'B'C(C+D') + (A+B+C')C'D \\
 &= A'B'C + A'B'CD' + AC'D + BC'D + C'D \\
 &= A'B'C + C'D \\
 Y_2 &= ((AB')'E + (B'CD)'E)' \\
 &= ((AB')'E)'((B'CD)'E)' \\
 &= (AB' + E')(B'CD + E') \\
 &= AB'CD + E'
 \end{aligned}$$

[题 2.8] 已知逻辑函数 Y 的波形图如图 2-8 所示,试求 Y 的真值表和逻辑函数式。




图 2-8



由波形图列出 Y 与 A, B, C 关系的真值表,如表 2-7。从真值表写出逻辑式为

$$Y = ABC' + AB'C + A'BC$$

表 2-7

C	B	A	Y
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	0

[题 2.9] 给定逻辑函数 Y 的波形图如图 2-9 所示, 试写出该逻辑函数的真值表和逻辑函数式。




图 2-9

由给定的波形图列出 Y 与 A_0 、 A_1 、 A_2 、 A_3 对应函数的真值表, 如表 2-8。从真值表可写出相应的逻辑式为

$$Y = A'_3 A'_2 A'_1 A_0 + A'_3 A'_2 A_1 A'_0 + A'_3 A_2 A'_1 A_0 + A_3 A'_2 A'_1 A'_0 + A_3 A'_2 A_1 A'_0 + A_3 A_2 A'_1 A_0 + A_3 A_2 A_1 A'_0$$

表 2-8

A_3	A_2	A_1	A_0	Y
0	0	0	0	0
0	0	0	1	1
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	1
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	0
1	1	0	1	1
1	1	1	0	1
1	1	1	1	0

[题 2.10] 将下列各函数式化为最小项之和的形式。

(1) $Y = A'BC + AC + B'C$

(2) $Y = AB'C'D + BCD + A'D$

(3) $Y = A + B + CD$

(4) $Y = AB + ((BC)'(C' + D'))'$

$$(5) Y = LM' + MN' + NL' \quad (6) Y = ((A \odot B)(C \odot D))'$$

【分析】 根据小项的定义, 将最简与或式还原或每一个与项含有所有较小变量的形式。



$$\begin{aligned} (1) Y &= A'BC + AC + B'C \\ &= A'BC + AC(B + B') + B'C(A + A') \\ &= A'BC + AB'C + ABC + A'B'C \\ &= \sum m(1, 3, 5, 7) \end{aligned}$$

$$\begin{aligned} (2) Y &= AB'C'D + BCD + A'D \\ &= AB'C'D + (A + A')BCD + A'D(B + B')(C + C') \\ &= AB'C'D + A'BCD + ABCD + A'B'C'D + A'B'CD + A'BC'D \\ &= \sum m(1, 3, 5, 7, 9, 15) \end{aligned}$$

$$\begin{aligned} (3) Y &= A + B + CD \\ &= A(B + B') + B(A + A') + CD(A + A')(B + B') \\ &= AB(C + C')(D + D') + A'B(C + C')(D + D') + AB'(C + C')(D + D') + CD(A + A')(B + B') \\ &= A'B'CD + A'BC'D' + A'BC'D + A'BCD' + A'BCD + AB'C'D' + AB'C'D + AB'CD' + AB'CD + ABC'D' + ABC'D + ABCD' + ABCD \\ &= \sum m(3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15) \end{aligned}$$

$$\begin{aligned} (4) Y &= AB + BC + CD \\ &= ABC'D' + ABC'D + ABCD' + ABCD + A'BCD' + A'BCD + A'B'CD + AB'CD \\ &= \sum m(3, 6, 7, 11, 12, 13, 14, 15) \end{aligned}$$

$$\begin{aligned} (5) Y &= \overline{LM} + \overline{MN} + \overline{NL} \\ &= LM'N' + LM'N + L'MN' + LMN' + L'M'N + L'MN \end{aligned}$$

$$\begin{aligned} (6) Y &= (A \odot B)' + (C \odot D)' = (A \oplus B) + (C \oplus D) \\ &= A'B + AB' + C'D + CD' \\ &= A'BC'D' + A'BC'D + A'BCD' + A'BCD + AB'C'D' + AB'C'D + AB'CD' + AB'CD + A'B'CD' + A'B'CD + ABCD' + A'B'C'D + ABC'D \\ &= \sum m(1, 2, 4, 5, 6, 7, 8, 9, 10, 11, 13, 14) \end{aligned}$$

【题 2.11】 将下列各式化为最大项之积的形式。

$$(1) Y = (A + B)(A' + B' + C'); \quad (2) Y = AB' + C;$$

$$(3) Y = A'BC' + B'C + AB'C; \quad (4) Y = BCD' + C + A'D;$$

$$(5) Y(A, B, C) = \sum (m_1, m_2, m_4, m_5, m_7).$$

【分析】 先求出最小项之和, 然后利用最大项的定义: $Y = \prod_{k \neq i} M_k$ 求解。



$$\begin{aligned} (1) Y &= (A + B)(A' + B' + C') = AB' + AC' + A'B + BC' \\ &= \sum m(2, 3, 4, 5, 6) = \prod M(0, 1, 7) \end{aligned}$$

$$= (A + B + C)(A + B + C')(A' + B' + C')$$

$$(2) Y = AB' + C = \sum m(1, 3, 4, 5, 7) = \prod M(0, 2, 6)$$

$$= (A + B + C)(A + B' + C)(A' + B' + C)$$

$$(3) Y = A'BC' + B'C + AB'C = \sum m(1, 2, 5) = \prod M(0, 3, 4, 6, 7)$$

$$= (A + B + C)(A + B' + C')(A' + B + C)(A' + B' + C)(A' + B' + C')$$

$$(4) Y = BCD' + C + A'D = \sum m(1, 2, 3, 5, 6, 7, 10, 11, 14, 15)$$

$$= \prod M(0, 4, 8, 9, 12, 13)$$

$$= (A + B + C + D)(A + B' + C + D)(A' + B + C + D)(A' + B + C + D') \cdot (A' + B' + C + D)(A' + B' + C + D')$$

$$(5) Y(A, B, C) = \sum (m_1, m_2, m_4, m_6, m_7) = \prod M(0, 3, 5)$$

$$= (A + B + C)(A + B' + C')(A' + B + C')$$

$$(6) Y(A, B, C, D) = (Y')'$$

$$= (m_3 + m_7 + m_9 + m_{13})'$$

$$= m'_3 \cdot m'_7 \cdot m'_9 \cdot m'_{13}$$

$$= M_3 \cdot M_7 \cdot M_9 \cdot M_{13}$$

$$= (A + B + C' + D')(A + B' + C' + D')$$

$$(A' + B + C + D')(A' + B' + C + D')$$

[题 2.12] 将下列逻辑函数式化为与非-或非形式,并画出全部由与非逻辑单元组成的逻辑电路图。

$$(1) Y = AB + BC + AC$$

$$(2) Y = (A' + B)(A + B')C + (BC)'$$

$$(3) Y = (ABC' + AB'C + A'BC)'$$

$$(4) Y = A(BC)' + ((AB')' + A'B' + BC)'$$

$$\text{解} \quad (1) Y = ((AB + BC + AC)')'$$

$$= ((AB)' \cdot (BC)' \cdot (AC)')'$$

$$(2) Y = (A' + B)(A + B')C + (BC)'$$

$$= (AB + A'B')C + B' + C'$$

$$= A + B' + C' = (A'BC)'$$

$$(3) Y = (ABC' + AB'C + A'BC)'$$

$$= A'B'C' + A'B'C + A'BC' + AB'C' + ABC$$

$$= A'B' + A'C' + B'C' + ABC$$

$$= ((A'B' + A'C' + B'C' + ABC)')'$$

$$= ((A'B')' \cdot (A'C')' \cdot (B'C')' \cdot (ABC)')'$$

$$(4) Y = A(BC)' + ((AB')' + A'B' + BC)'$$

$$= A(BC)' + AB' \cdot (A'B')' \cdot (BC)'$$

$$= A(BC)' = ((A \cdot (BC)')')'$$

(1)、(2)、(3)、(4) 各式对应的逻辑图如图 2-10(a)、(b)、(c)、(d)。




图 2 - 10

[题 2.13] 将下列逻辑函数化为或非 - 或非形式,并画出全部用或非逻辑单元组成的逻辑电路图。

$$(1) Y = AB'C + BC'$$

$$(2) Y = (A + C)(A' + B + C')(A' + B' + C)$$

$$(3) Y = (ABC' + B'C)'D' + A'B'D$$

$$(4) Y = ((CD')'(BC)'(ABC)'D')'$$

解

$$\begin{aligned} (1) Y &= AB'C + BC' \\ &= ((AB'C)'(BC')')' \\ &= ((A' + B + C')(B' + C))' \\ &= (A'B' + BC + B'C')' \\ &= ((A + B)' + (B' + C)')' + (B + C)')' \end{aligned}$$

$$\begin{aligned} (2) Y &= (A + C)(A' + B + C')(A' + B' + C) \\ &= ((A + C)' + (B' + C)' + (A' + B + C)')' \end{aligned}$$

$$\begin{aligned} (3) Y &= (ABC' + B'C)'D' + A'B'D \\ &= (((ABC' + B'C)'D' + A'B'D)')' \\ &= (ABC' + AD + B'CD' + BD)' \\ &= ((A' + B' + C)' + (A' + D)')' + (B + C' + D)' + (B' + D)')' \end{aligned}$$

$$\begin{aligned} (4) Y &= ((CD')'(BC)'(ABC)'D')' \\ &= ((C' + D)(B' + C')(A' + B' + C')D')' \\ &= (C'D'(B' + C)')' \\ &= (C'D')' = ((C + D)')' \end{aligned}$$

以上(1)、(2)、(3)、(4)各式对应的逻辑图如图 2 - 11(a)、(b)、(c)、(d) 所示。




图 2-11

【题 2.14】 利用逻辑代数的基本公式和常用公式化简下列各式。

- (1) $ACD' + D'$ (2) $AB'(A + B)$
 (3) $AB' + AC + BC$ (4) $AB(A + B'C)$
 (5) $E'F' + E'F + EF' + EF$ (6) $ABD + AB'CD' + AC'DE + A$
 (7) $A'BC + (A + B')C$ (8) $AC + BC' + A'B$



$$(1) ACD' + D' = (AC + 1)D' = D'$$

$$(2) AB'(A + B) = AB' + ABB' = AB' \quad (BB' = 0)$$

$$(3) AB' + AC + BC = AB' + BC$$

$$(4) AB(A + B'C) = AB + ABB'C = AB \quad (BB' = 0)$$

$$(5) E'F' + E'F + EF' + EF = E'(F + F') + E(F' + F)$$

$$= E' + E = 1$$

$$(6) ABD + AB'CD' + AC'DE + A = A(BD + B'CD' + C'DE + 1)$$

$$= A$$

$$(7) A'BC + (A + B')C = (A'B)C + (A'B)'C = C$$

$$(8) AC + BC' + A'B = AC + (A' + C')B$$

$$= AC + (AC)'B = AC + B$$

【题 2.15】 用逻辑代数的基本公式和常用公式将下列逻辑函数化为最简与或形式。

$$(1) Y = AB' + B + A'B$$

$$(2) Y = AB'C + A' + B + C'$$

$$(3) Y = (A'BC)' + (AB')'$$

$$(4) Y = AB'CD + ABD + AC'D$$

$$(5) Y = AB'(A'CD + (AD + B'C')')(A' + B)$$

$$(6) Y = AC(C'D + A'B) + BC((B' + AD)' + CE)'$$

$$(7) Y = AC' + ABC + ACD' + CD$$

$$(8) Y = A + (B + C')(A + B' + C)(A + B + C)$$

$$(9) Y = BC' + ABC'E + B'(A'D' + AD)' + B(AD' + A'D)$$

$$(10) Y = AC + AC'D + AB'E'F + B(D \oplus E) + BC'DE' + BC'D'E + ABE'F$$

$$\text{例 16} \quad (1) Y = AB' + B + A'B = AB' + B = A + B \quad (B + A'B = B)$$

$$(2) Y = AB'C + A' + B + C' = AB'C + (AB'C)' = 1$$

$$(3) Y = (A'BC)' + (AB')' = A + B' + C' + A' + B \\ = (A + A') + (B + B') + C' = 1$$

$$(4) Y = AB'CD + ABD + AC'D = AD(B'C + B + C') \\ = AD(C + C') = AD$$

$$(5) Y = AB'(A'CD + (AD + B'C')')(A' + B) \\ = (AB')(AB')'(A'CD + (AD + B'C')') = 0$$

$$(6) Y = AC(C'D + A'B) + BC((B' + AD)' + CE)' \\ = BC(B' + AD)(CE)' \\ = ABCD(C' + E') = ABCDE'$$

$$(7) Y = AC' + ABC + ACD' + CD = A(C' + BC) + C(AD' + D) \\ = A(C' + B) + C(A + D) \\ = AC' + AB + AC + CD \\ = A(C + C') + AB + CD \\ = A + CD$$

$$(8) Y = A + (B + C')(A + B' + C)(A + B + C) = A + B'C(A + C) \\ = A + AB'C + B'C = A + B'C$$

$$(9) Y = BC' + ABC'E + B'(A'D' + AD)' + B(AD' + A'D) \\ = BC' + B'(AD' + A'D) + B(AD' + A'D) \\ = BC' + (B' + B)(AD' + A'D) \\ = BC' + AD' + A'D$$

$$(10) Y = AC + AC'D + AB'E'F + B(D \oplus E) + BC'DE' + BC'D'E + ABE'F \\ = AC + ACD + AC'D + AB'E'F + B(D \oplus E) + BC'(D \oplus E) + ABE'F \\ = AC + AD + AE'F(B' + B) + B(D \oplus E) \\ = AC + AD + AE'F + B(D \oplus E)$$

【题 2.16】 写出图 2-12 中各卡诺图的表示的逻辑函数式。

$$\text{例 16} \quad (a) Y = A'BC + AB'C' + AB'C + ABC'$$

$$(b) Y = A'B'C'D' + A'B'CD' + A'BC'D + AB'C'D' + AB'CD' + ABCD$$

$$(c) Y = A'B'C'D + A'B'CD' + A'BC'D + A'BCD + AB'CD' + ABC'D' + ABCD$$

$$(d) Y = A'B'C'D'E' + A'B'CD'E + A'BCDE + A'BC'D'E + A'BC'DE + A'BCD'E' +$$

$$AB'C'D'E' + AB'C'DE' + AB'C'DE + ABCD'E + ABCDE$$

		<i>BC</i>			
		00	01	11	10
<i>A</i>	0	0	0	1	0
	1	1	1	0	1

(a)

		<i>CD</i>			
		00	01	11	10
<i>AB</i>	00	1	0	0	1
	01	0	1	0	0
	11	0	0	1	0
	10	1	0	1	1

(b)

		<i>CD</i>			
		00	01	11	10
<i>AB</i>	00	1	1	0	1
	01	0	1	1	0
	11	1	0	1	0
	10	0	0	0	1

(c)

		<i>CDE</i>							
		000	001	011	010	110	111	101	100
<i>AB</i>	00	1	0	0	0	0	1	1	0
	01	0	1	1	0	0	0	0	1
	11	0	0	0	0	0	1	1	0
	10	1	0	1	1	0	0	0	0

(d)

图 2-12

[题 2.17] 用卡诺图化简法化简以下逻辑函数。

$$(1) Y_1 = C + ABC$$

$$(2) Y_2 = AB'C + BC + A'BC'D$$

$$(3) Y_3(A, B, C) = \sum m(1, 2, 3, 7)$$

$$(4) Y_4(A, B, C, D) = \sum m(0, 1, 2, 3, 4, 6, 8, 9, 10, 11, 14)$$

 (1) 画出 Y_1 的卡诺图, 如图 2-13(a)。合并最小项, 得

$$Y_1 = C$$

(2) 画出 Y_2 的卡诺图, 如图 2-13(b)。合并最小项, 得

$$Y_2 = A'BD + AC + BC$$

(3) 画出 Y_3 的卡诺图, 如图 2-13(c)。合并最小项后, 得

$$Y_3 = A'B + A'C + BC$$

(4) 画出 Y_4 的卡诺图, 如图 2-13(d)。合并最小项后, 得

$$Y_4 = A'D' + CD' + B'$$




图 2-13

[题 2.18] 用卡诺图化简法将下列函数化为最简与或形式。

- (1) $Y = ABC + ABD + C'D' + AB'C + A'CD' + AC'D$
- (2) $Y = AB' + A'C + BC + C'D$
- (3) $Y = A'B' + BC' + A' + B' + ABC$
- (4) $Y = A'B' + AC + B'C$
- (5) $Y = AB'C' + A'B' + A'D + C + BD$
- (6) $Y(A, B, C) = \sum m(0, 1, 2, 5, 8, 9, 10, 12, 14)$
- (7) $Y(A, B, C, D) = \sum m(0, 1, 2, 5, 8, 9, 10, 12, 14)$
- (8) $Y(A, B, C) = \sum m(1, 4, 7)$

解 (1) 画出函数的卡诺图,如图 2-14(a)。合并最小项后得

$$Y = A + D'$$

(2) 画出函数的卡诺图,如图 2-14(b)。合并最小项后得

$$Y = AB' + C + D$$

(3) 画出函数的卡诺图,如图 2-14(c)。合并最小项后得

$$Y = 1$$

(4) 画出函数的卡诺图,如图 2-14(d)。合并最小项后得

$$Y = A'B' + AC$$




图 2-14

(5) 画出函数的卡诺图,如图 2-14(e)。合并最小项后得

$$Y = B' + C + D$$

(6) 画出函数的卡诺图,如图 2-14(f)。合并最小项后得

$$Y = A'B' + AC + BC'$$

(7) 画出函数的卡诺图,如图 2-14(g)。合并最小项后得

$$Y = AD' + B'C' + B'D' + A'C'D$$

(8) 画出函数的卡诺图,如图 2-14(h)。

$$Y = A'B'C + AB'C' + ABC$$

[题 2.19] 化简下列逻辑函数(方法不限)。

$$(1) Y = AB' + A'C + C'D' + D$$

$$(2) Y = A'(CD' + C'D) + BC'D + AC'D + A'CD'$$

$$(3) Y = ((A' + B')D)' + (A'B' + BD)C' + A'C'BD + D'$$

$$(4) Y = AB'D + A'B'C'D + B'CD + (AB' + C')(B + D)$$

$$(5) Y = (AB'C'D + AC'DE + B'DE' + AC'D'E)$$

【分析】 可以用代数法,卡诺图法等进行化简。

$$\text{解} \quad (1) Y = AB' + A'C + C' + D$$

$$= AB' + A' + C' + D$$

$$= A' + B' + C' + D$$

$$(2) Y = A'CD' + A'C'D + BC'D + AC'D + A'CD'$$

$$= A'CD' + C'D$$

$$(3) Y = AB + D' + A'B'C' + BC'D + A'BC'D + D'$$

$$= AB + D' + A'B'C' + BC' + A'BC'$$

$$= AB + D' + A'B'C' + BC'$$

$$= AB + D' + A'C' + BC'$$

$$= AB + D' + A'C'$$

$$(4) Y = (A + A'C')B'D + B'CD + (AB')'C'(B + D)$$

$$= AB'D + B'C'D + B'CD + (A' + B)C'(B + D)$$

$$= AB'D + B'D + A'BC' + A'C'D + BC' + BC'D$$

$$= B'D + A'C'D + BC'$$

$$= B'D + BC'$$

$$(5) Y = (AB'C'D + AC'DE + B'DE' + AC'D'E)'$$

$$= (AB'C'D + AC'E + B'DE')'$$

$$= (AC'E + B'DE')'$$

$$= (A' + C + E')(B + D' + E)$$

$$= A'B + A'D' + A'E + BC + CD' + CE + BE' + D'E'$$

$$= A'E + CE + BE' + D'E'$$

[题 2.20] 写出图 2-15 中各逻辑图的逻辑函数式,并化简为最简与或式。




图 2-15

例 由图直接写出逻辑函数式

$$(a) Y = ((AB'C)'(BC')')' = AB'C + BC'$$

$$(b) Y = ((A' + C)' + (A + B')' + (B + C')')' \\ = (A' + C)(A + B')(B + C') = ABC + A'B'C'$$

$$(c) Y_1 = ((AB')'(ACD')')' = AB' + ACD' \\ Y_2 = ((AB')'(AC'D')'(A'C'D)'(ACD')')' \\ = AB' + AC'D' + A'C'D + ACD$$

$$(d) Y_1 = (((AB) + C(A \oplus B))')' \\ = AB + C(A'B + AB') = AB + AC + BC \\ Y_2 = (A \oplus B) \oplus C = (A \oplus B)C' + (A \oplus B)'C \\ = AB'C' + A'BC' + A'B'C + ABC$$

[题 2.21] 对于互相排斥的一组变量 A, B, C, D, E (即任何情况下, A, B, C, D, E 不可能有两个或两个以上同时为 1), 试证明 $AB'C'D'E' = A, A'BC'D'E' = B, A'B'CD'E' = C, A''B'CD'E' = D, A'B'C'D'E = E$ 。

证 由题意可知, A, B, C, D, E 中有两个或两个以上不同时为 1 时所对应的最小项是约束项, 其值恒等于 0, 所以

$$AB'C'D'E' = AB'C'D'E' + AB'C'D'E + AB'C'DE' + AB'C'DE + AB'CD'E' + AB'CD'E \\ + AB'CDE' + AB'CDE + ABC'D'E' + ABC'D'E + ABC'DE' + ABC'DE + \\ ABCD'E' + ABCD'E + ABCDE' + ABCDE$$

$$= A$$

同理可证 $A'BC'D'E' = B; A'B'C'D'E' = C; A'B'C'DE' = D; A'B'C'D'E = E$ 。

[题 2.22] 将下列具有约束项的逻辑函数化为最简与或形式。

(1) $Y_1 = AB'C' + ABC + A'B'C + A'BC'$

给定约束条件为 $A'B'C' + A'BC = 0$

(2) $Y_2 = (A + C + D)' + A'B'CD' + AB'C'D$, 给定约束条件为 $AB'CD' + AB'CD + ABC'D' + ABC'D + ABCD' + ABCD = 0$ 。

(3) $Y_3 = CD'(A \oplus B) + A'BC' + A'C'D$, 给定约束条件为 $AB'CD' + AB'CD + ABC'D' + ABC'D + ABCD' + ABCD = 0$ 。

(4) $Y_4 = (AB' + B)CD' + ((A + B)(B' + C))'$, 给定约束条件为

$$ABC + ABD + ACD + BCD = 0。$$

【分析】 将不同的取值代入函数式, 然后画出卡诺图, 利用卡诺图化简。




图 2-16

解 (1) 由图 2-16(a) 化简得

$$Y_1 = A' + B'C' + BC$$

(2) 由图 2-16(b) 化简得

$$Y_2 = A'B'D' + A'C'D' + AD$$

(3) 由图 2-16(c) 化简得

$$Y_3 = B + A'D + AC$$

(4) 由图 2-16(d) 化简得

$$Y_4 = A' + B + C$$

[题 2.23] 将下列具有无关项的逻辑函数化为最简的与或逻辑式。

$$(1) Y_1(A, B, C) = \sum m(0, 1, 2, 4) + d(5, 6)$$

$$(2) Y_2(A, B, C) = \sum m(1, 2, 4, 7) + d(3, 6)$$

$$(3) Y_3(A, B, C, D) = \sum m(3, 5, 6, 7, 10) + d(0, 1, 2, 4, 8)$$

$$(4) Y_4(A, B, C, D) = \sum m(2, 3, 7, 8, 11, 14) + d(0, 5, 10, 15)$$

分别画出 Y_1, Y_2, Y_3, Y_4 的卡诺图, 如图 2-17(a)、(b)、(c)、(d) 所示。由卡诺图化简

得

$$Y_1 = B' + C'$$

$$Y_2 = B + A'C + AC'$$

$$Y_3 = A' + B'D'$$

$$Y_4 = AC + CD + B'D'$$




图 2-17

【小结】 掌握存在无关项时的卡诺图化简法。

[题 2.24] 试证明两个逻辑函数间的与、或、异或运算可以通过将它们的卡诺图中对应的最小项做与、或、异或运算来实现,如图 2-18 所示。




图 2-18

【分析】 可以利用最小项来证明。



两个逻辑函数 Y_1, Y_2 的最小项为 $m_i (i = 0, \dots, 15)$, m_{i1} 和 m_{i2} 分别为 Y_1 和 Y_2 卡

诺图中最小项所对应的单元格中的元素(0 或 1), 则 $Y_1 = \sum_{i=0}^{15} m_{i1} m_i, Y_2 = \sum_{i=0}^{15} m_{i2} m_i$ 。

证明如下:

(1) 与:

因为 $m_i \cdot m_j = 0, m_i \cdot m_i = m_i$, 则有

$$Y = Y_1 \cdot Y_2 = \sum_{i=0}^{15} m_{i1} m_i \cdot \sum_{i=0}^{15} m_{i2} m_i = \sum_{i=0}^{15} (m_{i1} \cdot m_{i2}) m_i$$

即卡诺图中每个单元格中的元素为 $m_{i1} \cdot m_{i2}$ 。

(2) 或:

$$Y = Y_1 + Y_2 = \sum_{i=0}^{15} m_{i1} m_i + \sum_{i=0}^{15} m_{i2} m_i = \sum_{i=0}^{15} (m_{i1} + m_{i2}) m_i$$

即卡诺图中每个单元格中的元素为 $m_{i1} + m_{i2}$ 。

(3) 异或:

$$Y = Y_1 \oplus Y_2 = Y_1 Y'_2 + Y'_1 Y_2$$

因为 $Y'_1 = \sum_{i=0}^{15} m'_{i1} m_i$, $Y'_2 = \sum_{i=0}^{15} m'_{i2} m_i$, 则

$$\begin{aligned} Y &= Y_1 \oplus Y_2 = Y_1 Y'_2 + Y'_1 Y_2 \\ &= \sum_{i=0}^{15} m'_{i1} m_i \sum_{i=0}^{15} m'_{i2} m_i + \sum_{i=0}^{15} m'_{i1} m_i \sum_{i=0}^{15} m'_{i2} m_i \\ &= \sum_{i=0}^{15} (m'_{i1} m'_{i2}) m_i + \sum_{i=0}^{15} (m_{i1} m_{i2}) m_i \\ &= \sum_{i=0}^{15} (m_{i1} m'_{i2} + m'_{i1} m_{i2}) m_i \\ &= \sum_{i=0}^{15} (m_{i1} \oplus m_{i2}) m_i \end{aligned}$$

即卡诺图中每个单元格中的元素为 $m_{i1} \oplus m_{i2}$

【小结】 掌握卡诺图定义和最小项表达式。

【题 2.25】 利用卡诺图之间的运算(参见上题)将下列逻辑函数化为最简与或式。

$$(1) Y = (AB + A'C + B'D)(AB'C'D + A'CD + BCD + B'C)$$

$$(2) Y = (A'B'C + A'BC' + AC)(AB'C'D + A'BC + CD)$$

$$(3) Y = (A'D' + C'D + CD') \oplus (AC'D' + ABC + A'D + CD)$$

$$(4) Y = (A'C'D' + B'D' + BD) \oplus (A'BD' + B'D + BCD')$$

【分析】 做与、或、异或计算来求解卡诺图。

解 (1) $Y_1 = AB + A'C + B'D, Y_2 = AB'C'D + A'CD + BCD + B'C$

由图 2-19(a) 所示,化简卡诺图,得

$$Y = Y_1 \cdot Y_2 = A'B'C + CD + AB'D$$

$$(2) Y_1 = A'B'C + A'BC' + AC, Y_2 = AB'C'D + A'BC + CD$$

由图 2-19(b) 所示,化简卡诺图,得

$$Y = Y_1 \cdot Y_2 = ACD + B'CD$$

$$(3) Y_1 = A'D' + C'D + CD', Y_2 = AC'D' + ABC + A'D + CD$$

由图 2-19(c) 所示,化简卡诺图,得

$$Y = Y_1 \oplus Y_2 = C'D' + AB' + A'C + AD$$

$$(4) Y_1 = A'C'D' + B'D' + BD, Y_2 = A'BD' + B'D + BCD'$$

由图 2-19(d) 所示,化简卡诺图,得

$$Y = Y_1 \oplus Y_2 = B' + C + D$$

【小结】 掌握卡诺图定义和最小项表达式。




图 2-19

[题 2.26] 用 Multisim 7 求下列函数的反函数式,并将得到的函数式化简成最简与或形式。

(1) $Y = AB + C$

$$(2) Y = (A + BC)C'D$$

$$(3) Y = ((A + B')(A' + C))'AC + BC$$

$$(4) Y = ((AB')'C + C'D)'(AC + BD)$$

$$(5) Y = AD' + A'C' + B'CD + C$$

$$(6) Y = E'F'G' + E'F'G + E'FG' + E'FG + EF'G' + EF'G + EFG' + EFG$$

$$\text{例} (1) Y' + A'B' + B'C'$$

$$(2) Y' = A' + C' + D'$$

$$(3) Y' = B' + C'$$

$$(4) Y' + A' + B + C'$$

$$(5) Y' = AC'D$$

$$(6) Y' = 0$$

[题 2.27] 用 Multisim 7 将下列逻辑函数式化为最简与或形式。

$$(1) Y(A, B, C, D) = ((AB + B'D)(A'C')')'(CD' + AD)$$

$$(2) Y(A, B, C, D, E) = ABCD'E' + A'B'D'E + AC'DE + A'C(BE + (C'D)')$$

$$(3) Y(A, B, C, D, E) = \sum m(0, 4, 11, 15, 16, 19, 20, 23, 27, 31)$$

$$(4) Y(A, B, C, D, E) = \sum m(1, 3, 5, 8, 9, 12, 13, 18, 19, 22, 23, 24, 25, 28, 29)$$

$$(5) Y(A, B, C, D, E) = \sum m(2, 9, 15, 19, 20, 23, 24, 25, 27, 28) + d(5, 6, 16, 31)$$

$$(6) Y(A, B, C, D, E) = \sum m(1, 4, 5, 8, 9, 10, 13, 14, 19, 20, 22, 23, 26, 28) + d(0, 11, 12, 18, 30)$$

$$(7) Y(A, B, C, D, E, F) = \sum m(0, 4, 8, 11, 12, 15, 16, 17, 20, 21, 27, 31, 32, 36, 59, 63)$$

$$(8) Y(A, B, C, D, E, F) = \sum m(3, 7, 9, 11, 13, 15, 16, 19, 27, 29, 31, 41, 43, 45, 47, 48)$$

$$(9) Y(A, B, C, D, E, F) = \sum m(8, 9, 12, 14, 15, 19, 20, 23, 24, 29, 36, 41, 42, 51, 52, 57, 58) + d(3, 6, 21, 22, 33, 34, 35, 49, 50)$$

$$(10) Y(A, B, C, D, E, F) = \sum m(0, 4, 9, 11, 15, 25, 27, 31, 32, 41, 45, 53, 59, 63) + d(13, 29, 36, 43, 47, 57, 61)$$

$$\text{例} (1) Y = A'CD' + B'CD'$$

$$(2) Y = A'B'D'E + AC'DE + ABCD'E'$$

$$(3) Y = B'D'E' + ADE + BDE$$

$$(4) Y = A'B'C'E + A'D'E + AB'D + BD'$$

$$(5) Y = A'B'DE' + BCDE + BC'D'E + ADE + AD'E'$$

$$(6) Y = A'D' + AB'D + BDE' + CD'E'$$

$$(7) Y = A'B'E'F' + A'BCE' + A'CEF + B'C'E'F' + BCEF$$

$$(8) Y = A'B'EF + A'D'EF + A'CDF + B'CF + BC'D'E'F' + CEF$$

$$(9) Y = A'B'CD'E' + A'B'CE'F' + A'B'CDE + A'BC'D + A'CD'E'F' + A'BDE'F + C'D'EF + AC'DE'F' + AD'E'F + AD'EF'$$

$$(10) Y = B'C'E'F' + ABDE'F + CF$$

第四章

组合逻辑电路

知识点归纳

一、组合逻辑电路的分析方法和设计方法

1. 组合逻辑电路的分析

组合逻辑电路的分析,就是通过分析组合逻辑电路找出逻辑功能。其步骤为:

- (1) 根据逻辑电路图写出逻辑函数式,并对其进行化简;
- (2) 由逻辑函数式写出逻辑真值表;
- (3) 由逻辑真值表得出逻辑功能。

2. 组合电路的设计

组合逻辑电路的设计,就是根据给出的实际逻辑问题,通过设计求出实现这一逻辑功能的最简单逻辑电路。其步骤为:

- (1) 进行逻辑抽象,用一个逻辑函数描述逻辑关系,写出逻辑真值表;
- (2) 由逻辑真值表写出逻辑函数式,进行逻辑化简或转化成适当形式;
- (3) 由逻辑函数式画出逻辑电路图。


二、若干常用的组合逻辑电路

1. 编码器


编码就是选定一系列二值代码,按要求赋予每一个代码以固定的含义。执行编码功能的电路称为编码器。常用的编码器有二进制编码器和二-十进制编码器。图 4-1 给出了一个 8 线-3 线优先编码器(74LS148)的逻辑图。编码器真值表见表 4-1。

表 4-1 8 线-3 线优先编码器真值表

输入使能 S'	优先级 < $I'_0 I'_1 I'_2 I'_3 I'_4 I'_5 I'_6 I'_7$	输出 $Y'_2 Y'_1 Y'_0$	输出使能 Y_S	优先标志 Y'_{EX}
$S' = 0$	× 指输入为随意态		$Y_S = 0$ 无编码输入	$Y'_{EX} = 0$ 有编码输出
1	××××××××	1 1 1	1	1
0	11111111	1 1 1	0	1
⋮	⋮ ⋮ ⋮	⋮	⋮	⋮
0	×××××××0	0 0 0	1	0
0	××××××01	0 0 1	1	0
0	××××××011	0 1 0	1	0
0	×××××0111	0 1 1	1	0
0	××××01111	1 0 0	1	0
0	×××011111	1 0 1	1	0
0	×0111111	1 1 0	1	0
0	01111111	1 1 1	1	0



(a) 国际逻辑符号



(b) 常用逻辑符号

图 4-1 8 线-3 线优先编码器 74LS148 的逻辑图

2. 译码器

译码是编码的逆过程,译码器主要包括二进制译码器、二-十进制译码器和显示译码器。

74LS138 是一种典型的二进制译码器,其逻辑图和引脚图如图 4-2 所示。它有 3 个输入端

A_2, A_1, A_0 , 8 个输出端 $Y_0 \sim Y_7$, 所以常称为 3 线-8 线译码器, 属于全译码器。 S_1, S'_2, S'_3 为选通输入端, 当 $S_1 = 1, S'_2 + S'_3 = 0$ 时 G_S 输出为高电平 ($S = 1$), 译码器处于工作状态, 输出为低电平有效, 译码器真值表见表 4-2。




图 4-2 3 线-8 线译码器逻辑图

表 4-2 3 线-8 线译码 74LS138 的功能表

输 入					输 出							
S_1	$S'_2 + S'_3$	A_2	A_1	A_0	Y'_0	Y'_1	Y'_2	Y'_3	Y'_4	Y'_5	Y'_6	Y'_7
0	×	×	×	×	1	1	1	1	1	1	1	1
×	1	×	×	×	1	1	1	1	1	1	1	1
1	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	1	1	0	1	1	1	1	1	1
1	0	0	1	0	1	1	0	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1	1	1
1	0	1	0	0	1	1	1	1	0	1	1	1
1	0	1	0	1	1	1	1	1	1	0	1	1
1	0	1	1	0	1	1	1	1	1	1	0	1
1	0	1	1	1	1	1	1	1	1	1	1	0

3. 数据选择器

数据选择器又名多路选择器、多路复用开关等。它是一种多路输入、单路输出的组合逻辑部件。它在地址(控制)信号作用下, 从多个输入数据中选出所需要的一个送至输出端, 所以数据选择器又俗称“波段开关”或“分线器”。其逻辑功能可用图 4-3 所示的单刀多掷开关来模拟。




图 4-3 数据选择器示意图

图 4-3 中, $D_0 \sim D_3$ 称为数据输入端, $A_1 A_0$ 为地址输入端。当 $A_1 A_0 = 00$ 时, 开关 K 与 D_0 相连, $Y = D_0$; 当 $A_1 A_0 = 01$ 时, 开关 K 与 D_1 相连, $Y = D_1$; 当 $A_1 A_0 = 11$, 开关 K 与 D_3 相连, $Y = D_3$ 。可见, 输出函数 Y 满足表达式

$$Y = D_0(A'_1 A'_0) + D_1(A'_1 A_0) + D_2(A_1 A'_0) + D_3(A_1 A_0) = \sum_{i=0}^3 D_i m_i$$

4 选 1 数据选择器真值表如表 4-3 所示。

表 4-3 4 选 1 数据选择器真值表

输 入			输 出
D	A_1	A_0	Y
D_0	0	0	D_0
D_1	0	1	D_1
D_2	1	0	D_2
D_3	1	1	D_3

目前, 常用的集成数据选择器有单 / 双 2 选 1、单 / 双 4 选 1、8 选 1、16 选 1 等等。

4. 加法器

(1) 1 位加法器

① 半加器: 实现 1 位二进制加法的组合逻辑电路。逻辑符号如图 4-4(a) 所示, 逻辑表达式如下。

本位和数: $S = AB' + A'B = A \oplus B$

向高位进位数: $C = AB = ((AB)')'$




图 4-4

② 全加器: 考虑低位来的进位数的二进制加法组合逻辑电路。逻辑符号如图 4-4(b) 所示, 逻辑表达式如下。

本位和数:

$$\begin{aligned} S_i &= (A_i B_i + A'_i B'_i) C_{i-1} + (A_i B'_i + A'_i B_i) C_{i-1} \\ &= A_i \oplus B_i \oplus C_{i-1} \\ &= S \oplus C_{i-1} \end{aligned}$$

向高位的进位数:

$$C_i = (A_i B'_i + A'_i B_i) C_{i-1} + A_i B_i = S C_{i-1} + C$$

式中 S 和 C 是半加器的本位和及进位数。

(2) 多位加法器

要进行多位数相加, 最简单的方法是将多个全加器进行级联, 称为串行进位加法器。图 4-

5 所示是 4 位串行进位加法器,从图中可见,两个 4 位相加数 $A_3A_2A_1A_0$ 和 $B_3B_2B_1B_0$ 的各位同时送到相应全加器的输入端,进位数串行传送。全加器的个数等于相加数的位数。最低位全加器的 C_{i-1} 端应接 0。




图 4-5 4 位串行进位加法器

5. 数值比较器

在一些数字系统中,经常需要比较两个数字的大小。为实现这一功能所设计的逻辑电路称为数值比较器。众所周知,如果 2 个多位数进行比较,必然自高而低逐位比较。表 4-4 列出了 2 个 4 位二进制数 $A(A_3A_2A_1A_0)$ 和 $B(B_3B_2B_1B_0)$ 相比较的方法。输出为 3 种可能的结果即 $Y_{(A>B)}$, $Y_{(A=B)}$ 和 $Y_{(A<B)}$,并增设了 3 个输入扩展端: $I_{(A>B)}$, $I_{(A=B)}$ 和 $I_{(A<B)}$,供片间连接使用。依照表 3-4 给出的比较关系设计的电路结构如图 4-6 所示。

表 4-4 4 位数值比较器真值表

A_3B_3	A_2B_2	A_1B_1	A_0B_0	$I_{(A>B)}$	$I_{(A<B)}$	$I_{(A=B)}$	$Y_{(A>B)}$	$Y_{(A<B)}$	$Y_{(A=B)}$	
$A_3 > B_3$	×	×	×	×	×	×	1	0	0	
$A_3 < B_3$	×	×	×	×	×	×	0	1	0	
$A_3 = B_3$	$A_2 > B_2$	×	×	×	×	×	1	0	0	
	$A_2 < B_2$	×	×	×	×	×	0	1	0	
	$A_2 = B_2$	$A_1 > B_1$	×	×	×	×	×	1	0	0
		$A_1 < B_1$	×	×	×	×	×	0	1	0
	$A_1 = B_1$	$A_0 > B_0$	×	×	×	×	×	1	0	0
		$A_0 < B_0$	×	×	×	×	×	0	1	0
		$A_0 = B_0$	1	1	1	1	1	1	0	0
				0	1	0	0	1	0	
				0	0	1	0	0	1	




图 4-6 4 位集成数值比较器 74LS85 逻辑图

三、组合逻辑电路中的竞争—冒险现象

在组合电路中,当输入信号改变状态时,输出端可能出现过渡干扰脉冲的现象,叫做竞争冒险。在数字电路,任何一个门电路只要有二个输入信号同时向相反方向变化,其输出端就可能出现干扰脉冲。对于组合电路,当单个输入变量改变状态时,分析有无竞争冒险存在的一个简单方法就是检查函数卡诺图中有无几何相邻的乘积项。若两个不同的乘积项包含了几何相邻的最小项,则这两个乘积项就是几何相邻的,就会引起竞争冒险,否则不存在竞争冒险。

若有竞争冒险存在,而负载又是脉冲敏感电路,那么就on该消除竞争冒险,消除竞争冒险的方法主要有以下几种:引入封锁脉冲;引入选通脉冲;接入滤波电容;修改逻辑设计增加冗余项。

典型例题与解题技巧

例 1 电路如图 4-7 所示。

(1) 写出 X、Y、Z 的逻辑表达式,列出真值表;




图 4-7

(2) 说明电路的逻辑功能。

【分析】 根据基本门电路特性即可求解。

$$\text{解} \quad (1) X = A'B$$

$$Y = (A'B + AB')' = A'B' + AB$$

$$Z = AB'$$

列 X, Y, Z 的真值表, 如表 4-5 所示。

(2) 分析真值表。

当 $A < B$ 时, $X = 1$;

当 $A > B$ 时, $Z = 1$;

当 $A = B$ 时, $Y = 1$;

所以, 电路完成一位数值比较功能。

表 4-5

A	B	X	Y	Z
0	0	0	1	0
0	1	1	0	0
1	0	0	0	1
1	1	0	1	0

例 2 试用与非门设计一译码器, 译出对应 $ABCD$ 分别为 **0010**、**1010** 和 **1110** 的 3 个编码信号。

【分析】 根据设计组合电路的步骤即可求解。

解 根据题意, 译码器的输入信号为 A, B, C, D , 设输出信号为 Y_1, Y_2, Y_3 , 当输入为 $ABCD = 0010$ 时, 译码器输出 $Y_1 = 1$; 当 $ABCD = 1010$ 时, 译码器输出 $Y_2 = 1$; 当 $ABCD = 1110$ 时, 译码器输出 $Y_3 = 1$, 由此可列真值表如表 4-6 所示。

由真值表得逻辑表达式

$$Y_1 = A'B'CD', \quad Y_2 = AB'CD', \quad Y_3 = ABCD'$$

由逻辑表达式可设计出由与非门构成的译码器, 如图 4-8 所示。

表 4-6 真值表

A	B	C	D	Y_1	Y_2	Y_3
0	0	1	0	1	0	0
1	0	1	0	0	1	0
1	1	1	0	0	0	1

例 3 试设计一个代码转换电路, 能将二进制代码转换成循环码(循环码 **000**、**001**、**011**、**010**、**110**、**111**、**101**、**100**)。

【分析】 按照组合电路设计步骤, 列真值表, 写逻辑表达式, 卡诺图化简, 即可求得。

解 按组合逻辑电路的设计步骤为:

(1) 根据给定的逻辑要求, 列真值表, 如表 4-7 所示。




图 4-8 译码器的逻辑图

表 4-7 真值表

二进制代码			循环码			二进制代码			循环码		
C	B	A	H ₂	H ₁	H ₀	C	B	A	H ₂	H ₁	H ₀
0	0	0	0	0	0	1	0	0	1	1	0
0	0	1	0	0	1	1	0	1	1	1	1
0	1	0	0	1	1	1	1	0	1	0	1
0	1	1	0	1	0	1	1	1	1	0	0

(2) 根据真值表,写逻辑表达式:

$$H_2 = \sum m(4,5,6,7)$$

$$H_1 = \sum m(2,3,4,5)$$

$$H_0 = \sum m(1,2,5,6)$$

(3) 化简或变换逻辑表达式。用卡诺图化简法, H₂、H₁、H₀ 的卡诺图如图 4-9(a)、(b)、(c) 所示。由卡诺图可知 H₂、H₁、H₀ 的表达式分别为:

$$H_2 = C$$

$$H_1 = BC' + B'C = B \oplus C$$

$$H_0 = AB' + A'B = A \oplus B$$




图 4-9

(4) 根据表达式,画逻辑图如图 4-9(d) 所示。

输入端口为 A, B, C , 用两个异或实现逻辑电路 H_0, H_1 输出。

例 4 某电路的真值表如表 4-8 所示。试用 3 线-8 线译码器 74LS138 实现电路。

表 4-8 真值表

输入			输出		输入			输出	
A	B	C	F_1	F_0	A	B	C	F_1	F_0
0	0	0	0	0	1	0	0	1	0
0	0	1	1	1	1	0	1	0	0
0	1	0	1	1	1	1	0	0	0
0	1	1	0	1	1	1	1	1	1

【分析】 由 74LS138 输入输出关系即可求解。

根据真值表,写出输出函数逻辑表达式为

$$\begin{aligned}
 F_1 &= A'B'C + A'BC' + AB'C' + ABC \\
 &= ((A'B'C + A'BC' + AB'C' + ABC)')' \\
 &= (A'B'C)' \cdot (A'BC')' \cdot (AB'C')' \cdot (ABC)' \\
 &= (Y'_1 \cdot Y'_2 \cdot Y'_4 \cdot Y'_7)' \\
 F_0 &= A'B'C + A'BC' + A'BC + ABC \\
 &= ((A'B'C + A'BC' + A'BC + ABC)')' \\
 &= ((A'B'C)' \cdot (A'BC')' \cdot (A'BC)' \cdot (ABC)'')' \\
 &= (Y'_1 \cdot Y'_2 \cdot Y'_3 \cdot Y'_7)'
 \end{aligned}$$

根据以上所推导的逻辑函数表达式,可画出用 74LS138 译码器和与非门实现 F_0 和 F_1 的逻辑电路,如图 4-10 所示。




图 4-10 逻辑电路图

例 5 试用 8 选 1 数据选择器 74LS151 集成电路实现 4 变量逻辑函数

$$Y = f(A, B, C, D) = \sum m(1, 5, 6, 7, 9, 11, 12, 13, 14)$$

【分析】 8 选 1 数据选择器输出函数为 $Y = \sum_{i=0}^7 M_i D_i$ ，题中有四个变量，故可取一个变量作选通信号。

例 4 用一片 74LS151 器件实现给定的 4 变量逻辑函数。将这 4 变量中的高 3 位即 A, B, C 作为 74LS151 器件的地址输入信号，最低一位即 D 作为选通信号。74LS151 器件数据输入 $D_0 \sim D_7$ 与选通信号 D 之间的关系可用下述方法确定。即将 74LS151 器件输出函数的卡诺图和所要实现逻辑函数的卡诺图作在一个卡诺图上，如图 4-11(a) 所示。若 D_i 两侧小方块均为 1 则 D_i 取 1；若均为 0 则 D_i 取 0。若 D_i 两侧小方块中仅有一个 1，则当 1 对应的 $D = 1$ 时， D_i 取为 D ；当 1 对应的 $D = 0$ 时， D_i 取为 D' 。本例中 $D_1 = 0; D_3 = D_6 = 1; D_0 = D_2 = D_4 = D_5 = D; D_7 = D'$ 。电路连接如图 4-11(b) 所示。





图 4-11 实现的逻辑图

例 6 试分析图 4-12(a) 所示电路。要求写出输出函数表达式，并判断电路在哪些输入信号状态突变时可能发生冒险现象。为使电路能可靠工作，试用增加冗余项的方法消除逻辑冒险，并画出修正后的电路图。

【分析】 当电路出现 $Y = A + A'$ 或 $Y = AA'$ 时存在竞争冒险现象。





电路输出逻辑函数的卡诺图如图 4-12(b) 所示,其逻辑函数式为

$$Y = (A'_0 A_2)' \cdot (A_0 A'_1 A_3)' \cdot (A_1 A'_2)' \cdot (A_2 A_3)' = A'_0 A_2 + A_0 A'_1 A_3 + A_1 A'_2 + A_2 A'_3$$

从输入函数卡诺图中得知,有 3 个桥接处。

(1) 当 $A_0 = 0, A_1 = 1, A_3 = 1$ 时, $Y = A_2 + A'_2$ 。即当变量 A_2 的状态突变时,电路可能存在冒险现象。


(2) 当 $A_0 = 1, A_2 = 0, A_3 = 1$ 时, $Y = A'_1 + A_1$ 。即当变量 A_1 的状态突变时,电路可能存在冒险现象。

(3) 当 $A_0 = 1, A_1 = 0, A_2 = 1$ 时, $Y = A_3 + A'_3$ 。即当变量 A_3 的状态突变时,电路可能存在冒险现象。

消除冒险的方法是在 3 个桥接处分别圈为一项,使输出逻辑函数式变为

$$Y = A'_0 A_2 + A_0 A'_1 A_3 + A_1 A'_2 + A_2 A'_3 + A'_0 A_1 + A_0 A'_2 A_3 + A_0 A'_1 A_2$$

相应的电路图如图 4-12(c) 所示。



(c)

图 4-12 电路图

例 7 利用 4 位超前进位全加器 74LS283 器件组成如图 4-13 所示的电路,试分析电路所能完成的逻辑功能。




图 4-13 逻辑图

【分析】 两片 74LS283 级联, 一组数为 **0000**, 另一组分别接收 8 位二进制数的低四位和高四位。输入方式是将 D_7 分别与其他 7 位异或, 然后接入 74LS283, 最高位除参加高 4 位输入外, 同时作为低位片的进位输入 CI 和输出数据的最高位。

解 依照题意分析, 当 $D_7 = 0$ 时, 送入全加器的数据为 $D_i, D_i \oplus 0 = D_i (i = 0, 1, \dots, 6)$ 即 $D_7 D_6 D_5 D_4 D_3 D_2 D_1 D_0$, 且低位片 $CI = 0$, 因此输出数据仍为 $D_7 D_6 D_5 D_4 D_3 D_2 D_1 D_0$ 。而当 $D_7 = 1$ 时, 送入全加器的数据为 $D_i, D_i \oplus 1 = D_i' (i = 0, 1, \dots, 6)$ 即 $D_7 (D_6 D_5 D_4 D_3 D_2 D_1 D_0)'$ 。由于低位片 $CI = 1$, 因此, 输出数据为 $D_7 ((D_6 D_5 D_4 D_3 D_2 D_1 D_0)' + 1)$, 若最低位加 1 后在 D_6 位有进位信号则不予计入。若把 D_7 位作为输入数据的符号位, 显然此电路即是一个带符号位的二进制数求补电路。

历年考题真题评析

题 1 (南京航空航天大学 2005 年) 用或非门设计一个组合电路。其输入为 8421BCD 码, 输出 L 当输入数能被 4 整除时为 1, 其它情况下为 0 (0 可被任何数整除, 要求有设计过程, 最后给出电路图)。

【分析】 根据设计组合电路的步骤, 一步步求解。

解 (1) 根据题意要求, 列出真值表。

显然, 本题需用 4 个输入逻辑变量来表示 8421BCD 码的输入, 设它们为 X_3, X_2, X_1, X_0 。但值得注意的是, 4 个输入逻辑变量共有 16 组代码, 即 **0000 ~ 1111**, 其中有 6 组代码 **1010 ~ 1111** 不是 8421BCD 码, 故在设计时可将这 6 组代码作为无关项处理。

这样, 依据题意和 8421BCD 码的定义, 可列出真值表如表 4-9 所示。

表 4-9 真值表

输 入				输出
X_3	X_2	X_1	X_0	L
0	0	0	0	1
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	0
0	1	1	1	0
1	0	0	0	1
1	0	0	1	0
1010 ~ 1111				×

(2) 根据真值表画出卡诺图, 如图 4-14(a) 所示。

在充分利用无关项的基础上,采用图形法可求得最简与或表达式为:


$$L = X'_1 X'_0$$

(3) 将最简与或式变换成满足给定要求的形式

由于题中要求采用或非门,故需将求得的最简与或表达式变换为或非表达式:

	$X_1 X_0$	00	01	11	10
$X_3 X_2$	00	1	0	0	0
	01	1	0	0	0
	11	×	×	×	×
	10	1	0	×	×

(a)



(b)

图 4-14

$$L = X'_1 X'_0 = (X_1 + X_0)'$$

(4) 画出逻辑电路图,如图 4-14(b) 所示。

题 2 (北京理工大学 2005 年) 试用 3 线-8 线译码器[逻辑符号如图 4-15(a) 所示]和最少门电路实现逻辑函数 $F(A, B, C) = ABC' + BC + A'C$ 。译码器输出低电平有效,使能端 $EN = S_1 (S'_2 + S'_3)'$ 。

【分析】 由于二进制译码器的每个输出端对应输入变量的一个最小项,而任何组合逻辑函数都可以展开为最小项表达式。因此,利用集成译码器加上适当的门电路,可以实现任何组合逻辑函数,并且不用化简。本题要求实现的为 3 变量逻辑函数,且要求选用的 3 线-8 线译码器为低电平输出有效,故采用 1 片 3 线-8 线译码器外加一个与非门即可满足要求。

解 (1) 先列出逻辑函数 $F(A, B, C) = ABC' + BC + A'C$ 的真值表,如表 4-10 所示。

表 4-10 函数 F 的真值表

A	B	C	F
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1




图 4-15(a)

(2) 令 3 线-8 线译码器的输入 $A_2 = A, A_1 = B, A_0 = C$, 则有

$$\begin{aligned} F &= A'B'C + A'BC + ABC' + ABC \\ &= A'_2 A'_1 A_0 + A'_2 A_1 A_0 + A_2 A_1 A'_0 + A_2 A_1 A_0 \\ &= Y_1 + Y_3 + Y_6 + Y_7 \end{aligned}$$

$$= (Y'_1 \cdot Y'_3 \cdot Y'_6 \cdot Y'_7)$$

上式表明,只需在 3 线 - 8 线译码器的输出端附加一个与非门,即可得到 F 的逻辑电路。电路的接法如图 4 - 15(b) 所示。




图 4 - 15(b)

题 3 (上海交通大学 2005 年) 设计一个多功能组合逻辑电路, M_1, M_0 为功能选入信号, a, b 为逻辑变量, F 为电路输出, 当 M_1, M_0 取不同值时, 电路具有不同的逻辑功能如表 4 - 11 所示。试用八选一数据选择器和最少的与非门实现电路。数据选择器的功能如表 4 - 12 所示, 并规定 M_1, M_0 及 a 分别接选择器的 $A_2 A_1 A_0$, 如图 4 - 16(a) 所示。




图 4 - 16(a)

【分析】 由于多路数据选择器的逻辑函数表达式 $Y = \sum_{i=0}^{n-1} D_i m_i$, 故可把函数变成与 MUX 输出函数完全对应的形式。

解

由表 4 - 11 所示的功能表, 可得输出函数表达式为:

$$\begin{aligned} F &= M'_1 M'_0 a + M'_1 M_0 (a \oplus b) + M_1 M'_0 ab + M_1 M_0 (a + b) \\ &= M'_1 M'_0 a + M'_1 M_0 a'b + M'_1 M_0 ab' + M_1 M'_0 ab + M_1 M_0 a + M_1 M_0 b \end{aligned}$$

表 4-11 多功能组合电路真值表

输入		输出
M_1	M_0	F
0	0	a
0	1	$a \oplus b$
1	0	ab
1	1	$a + b$

表 4-12 8 选 1 数据选择器的真值表

输入				输出
S'	A_2	A_1	A_0	Y
1	×	×	×	0
0	0	0	0	D_0
0	0	0	1	D_1
0	0	1	0	D_2
0	0	1	1	D_3
0	1	0	0	D_4
0	1	0	1	D_5
0	1	1	0	D_6
0	1	1	1	D_7

又由表 4-12 可知,当 $S' = 0$ 时,8 选 1 数据选择器的输出为:

$$Y = A'_2 A'_1 A'_0 D_0 + A'_2 A'_1 A_0 D_1 + A'_2 A_1 A_0 D_2 + A'_2 A_1 A_0 D_3 + A_2 A'_1 A'_0 D_4 + A_2 A'_1 A_0 D_5 + A_2 A_1 A'_0 D_6 + A_2 A_1 A_0 D_7$$

根据图 4-16(a) 的连接要求,将 $A_2 = M_1, A_1 = M_0, A_0 = a$ 代入上式,得:

$$Y = M'_1 M'_0 a' D_0 + M'_1 M'_0 a D_1 + M'_1 M_0 a' D_2 + M'_1 M_0 a D_3 + M_1 M'_0 a' D_4 + M_1 M'_0 a D_5 + M_1 M_0 a' D_6 + M_1 M_0 a D_7$$

比较 Y 和 F 的表达式,可得:

$$D_0 = 0, D_1 = 1, D_2 = b, D_3 = b', D_4 = 0, D_5 = b, D_6 = b, D_7 = 1$$

故可画出具体的连线图如图 4-16(b) 所示。




图 4-16(b) 实现的逻辑图

题 4 (南京航空航天大学 2007 年) 写出图 4-17 电路的输出逻辑函数式并按表 4-13 所示要求列真值表,说明明电路的逻辑功能。




图 4-17

表 4-13

M	N	P	Q	Z
0	0	0	0	
0	0	0	1	
0	0	1	0	
0	0	1	1	
0	1	0	0	
0	1	0	1	
0	1	1	0	
0	1	1	1	
1	0	0	0	
1	0	0	1	
1	0	1	0	
1	0	1	1	
1	1	0	0	
1	1	0	1	
1	1	1	0	
1	1	1	1	



$$Z = Y_1 + Y_2$$

$$S_1[\bar{A}_1\bar{A}_0D_{20} + \bar{A}_1A_0D_{21} + A_1\bar{A}_0D_{22} + A_1A_0D_{23}] + S_2[\bar{A}_1\bar{A}_0D_{20} + \bar{A}_1A_0D_{21} + A_1\bar{A}_0D_{22} + A_1A_0D_{23}]$$

在图 4-17 电路中, $A_0 = P, A_1 = N, S_1 = \bar{M}, S_2 = M, D_{10} = D_{13} = D_{21} = D_{22} = Q, D_{11} = D_{12} = D_{20} = D_{23} = \bar{Q}$ 。将 M, N, P, Q 代入上式得到

$$Z = \overline{MNPQ} + \overline{MNP}\bar{Q} + \overline{MN}\bar{P}Q + \overline{MNP}Q + M\bar{P}\bar{Q} + M\bar{N}PQ + MN\bar{P}Q + MNP\bar{Q}$$

如果列出 Z 的真值表(表 4-14)则可以看出,当 M, N, P, Q 中有奇数个 1 时 Z 等于 1, 其余情况下 Z 等于 0, 所以这是一全 4 位二进制代码的奇验电路。

表 4-14

M	N	P	Q	Z
0	0	0	0	0
0	0	0	1	1
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	1
0	1	1	1	1
1	0	0	0	1
1	0	0	1	0
1	0	1	0	1
1	0	1	1	1
1	1	0	0	0
1	1	0	1	1
1	1	1	0	1
1	1	1	1	0

题 5 (北方交通大学 2006 年) 试用一片四位二进制加法器 T692[其图形符号如图 4-18(a) 所示] 实现 8421 码至余 3 码的转换。画出逻辑连线图。

【分析】 由真值表即能得 8421 码同余 3 码的关系, 然后再根据 T692 的特点即可进行设计。

 假设输入 8421BCD 码用 $X_3 X_2 X_1 X_0$ 来表示, 输出余 3 码用 $Y_3 Y_2 Y_1 Y_0$ 表示, 则可得代码转换电路的真值表如表 4-15 所示。

表 4-15 真值表

X_3	X_2	X_1	X_0	Y_3	Y_2	Y_1	Y_0
0	0	0	0	0	0	1	1
0	0	0	1	0	1	0	0
0	0	1	0	0	1	0	1
0	0	1	1	0	1	1	0
0	1	0	0	0	1	1	1
0	1	0	1	1	0	0	0
0	1	1	0	1	0	0	1
0	1	1	1	1	0	1	0
1	0	0	0	1	0	1	1
1	0	0	1	1	1	0	0

仔细观察一下真值表不难发现, $Y_3 Y_2 Y_1 Y_0$ 和 $X_3 X_2 X_1 X_0$ 所代表的二进制数始终相差 0011, 即十进制数的 3(其实这也正是“余 3 码”的特征)。故可得

$$Y_3 Y_2 Y_1 Y_0 = X_3 X_2 X_1 X_0 + 0011$$

据此表达式, 即可画出用一片四位加法器实现该代码转换电路的逻辑图如图 4-18(b) 所示。




图 4-18

课后习题全解

[题 4.1] 分析图 4-19 电路的逻辑功能, 写出输出的逻辑函数式, 列出真值表, 说明电路逻辑功能的特点。




图 4-19

解 组合逻辑电路的分析、步骤:

① 由逻辑电路写出逻辑函数式; ② 由函数式画真值表; ③ 由真值表分析逻辑功能。

逻辑函数式:

$$Y = (((A(AB)')'(B(AB)')'((A(AB)')'(B(ABC)')')'))' (A(AB)')'((B(AB)')'C)'))'$$

$$= ABC' + AB'C + A'BC + A'B'C'$$

真值表如表 4-16 所示。

表 4-16

A	B	C	Y
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	0

逻辑功能: 三输入变量的奇偶校验电路, 当输入变量中有偶数个 1 或全部为 0 时输出为 1, 否则输出为 0。

[题 4.2] 图 4-20 是一个多功能函数发生电路。试写出当 $S_0S_1S_2S_3$ 为 0000 ~ 1111, 16 种不同状态时输出 Y 的逻辑函数式。




图 4-20

解 对应 $S_3 S_2 S_1 S_0$ 不同状态组合, 输出函数式的真值表如表 4-17 所示。

例如当 $S_3 S_2 S_1 S_0 = 1011$ 时

$$Y = (AB)' \cdot (A'B)'(A'B')' = (A' + B')(A + B')(A + B) = AB'$$

表 4-17

S_3	S_2	S_1	S_0	Y
0	0	0	0	1
0	0	0	1	$A' + B'$
0	0	1	0	$A + B'$
0	0	1	1	B'
0	1	0	0	$A' + B$
0	1	0	1	A'
0	1	1	0	$AB + A'B'$
0	1	1	1	$A' \cdot B'$
1	0	0	0	$A + B$
1	0	0	1	$AB' + A'B$
1	0	1	0	A
1	0	1	1	AB'
1	1	0	0	B
1	1	0	1	$A'B$
1	1	1	0	AB
1	1	1	1	0

[题 4.3] 分析图 4-21 电路的逻辑功能, 写出 Y_1 、 Y_2 的逻辑函数式, 列出真值表, 指出电路完成什么逻辑功能。




图 4-21

例 逻辑函数式为

$$Y_1 = ABC + AB'C' + A'BC' + A'B'C, Y_2 = AB + BC + AC$$

真值表如表 4-18 所示。

逻辑功能:为三位加法电路,其中 Y_2 是高位, Y_1 是低位。如果将 C 作为由低位的进位, Y_2 作为向高位的进位, Y_1 作为本位的和,则可看做是全加器。

表 4-18

A	B	C	Y_1	Y_2
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

【题 4.4】 图 4-22 是对十进制数 9 求补的集成电路 CC14561 的逻辑图,写出当 $COMP = 1, Z = 0$ 和 $COMP = 0, Z = 0$ 时 Y_1, Y_2, Y_3, Y_4 的逻辑式,列出真值表。

【分析】 CMOS 传输门电路的分析。

例 (1) 当 $COMP = 1, Z = 0$ 时, TG_1, TG_3, TG_5 导通; TG_2, TG_4, TG_6 截止。

$Y_1 = A'_1; Y_2 = A_2; Y_3$ 为传输门 TG_7 或 TG_8 的输出; 当 $A_3 = 1$ 时, TG_7 导通, TG_8 截止, $Y_3 = A'_2$; 当 $A_3 = 0$ 时, TG_7 截止, TG_8 导通, $Y_3 = A_2$, 所以 $Y_3 = A_2A'_3 + A'_2A_3 = A_2 \oplus A_3$; $Y_4 = (A_2 + A_3 + A_1)'$ 。

(2) 当 $COMP = 0, Z = 0$ 时, TG_1, TG_3, TG_5 截止; TG_2, TG_4, TG_6 导通。

$$Y_1 = A_1, Y_2 = A_2, Y_3 = A_3, Y_4 = A_1$$

真值表如表 4-19 所示。




图 4-22

表 4-19

A ₄	A ₃	A ₂	A ₁	COMP = 1, Z = 0				COMP = 0, Z = 0			
				Y ₄	Y ₃	Y ₂	Y ₁	Y ₄	Y ₃	Y ₂	Y ₁
0	0	0	0	1	0	0	1	0	0	0	0
0	0	0	1	1	0	0	0	0	0	0	1
0	0	1	0	0	1	1	1	0	0	1	0
0	0	1	1	0	1	1	0	0	0	1	1
0	1	0	0	0	1	0	1	0	1	0	0
0	1	0	1	0	1	0	0	0	1	0	1
0	1	1	0	0	0	1	1	0	1	1	0
0	1	1	1	0	0	1	0	0	1	1	1
1	0	0	0	0	0	0	1	1	0	0	0
1	0	0	1	0	0	0	0	1	0	0	1
1	0	1	0	0	1	1	1	1	0	1	0
1	0	1	1	0	1	1	0	1	0	1	1
1	1	0	0	0	1	0	1	1	1	0	0
1	1	0	1	0	1	0	0	1	1	0	1
1	1	1	0	0	0	1	1	1	1	1	0
1	1	1	1	0	0	0	1	0	1	1	1

[题 4.5] 用与非门设计四变量的多数表决电路。当输入变量 A, B, C, D 有 3 个或 3 个以上为 1 时输出为 1, 输入为其他状态时输出为 0。

解 组合逻辑电路的设计、步骤: ① 根据逻辑功能写出逻辑真值表; ② 由逻辑真值表写出逻辑函数式, 进行逻辑化简或转化成适当形式; ③ 由逻辑函数式画出逻辑电路图。

设输出变量为 Y , 可列逻辑真值表, 如表 4-20 所示。

表 4-20

0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	0
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1

输出变量 Y 的逻辑函数式为

$$Y = A'BCD + AB'CD + ABC'D + ABCD' + ABCD$$

化简及变换得

$$Y = BCD + ACD + ABD + ABC = ((BCD)'(ACD)'(ABD)'(ABC)')'$$

逻辑电路如图 4-23 所示。




图 4-23

[题 4.6] 有一水箱由大、小两水泵 M_L 和 M_S 供水,如图 4-24 所示。水箱中设置了 3 个水位检测元件 A、B、C。水面低于检测元件时,检测元件给出高电平;水面高于检测元件时,检测元件给出低电平。现要求当水位超出 C 点时水泵停止工作;水位低于 C 点而高于 B 点时 M_S 单独工作;水位低于 B 点而高于 A 点时 M_L 单独工作;水位低于 A 点时 M_L 和 M_S 同时工作。试用门电路设计一个控制两台水泵的逻辑电路,要求电路尽量简单。




图 4-24

【分析】 带有的约束项的电路设计。

解 (1) 对变量进行赋值(状态分配),设水位低于检测元件 A 时, $A = 1$; 否则 $A = 0$; B、C 定义相同。水泵 M_L (或 M_S) = 1 时, M_L (或 M_S) 工作; 否则不工作。

(2) 根据题意写出真值表,如表 4-21 所示。

表 4-21

A	B	C	M_S	M_L
0	0	0	0	0
0	0	1	1	0
0	1	0	×	×
0	1	1	0	1
1	0	0	×	×
1	0	1	×	×
1	1	0	×	×
1	1	1	1	1

(3) 根据真值表,用卡诺图图 4-25(a) 进行化简,可写出 M_L 和 M_S 的逻辑函数式; $M_L = B$;
 $M_S = A + B'C$ 。




图 4-25(a)

(4) 画逻辑电路如图 4-25(b) 所示。




图 4-25(b)

[题 4.7] 设计一个代码转换电路,输入为 4 位二进制代码,输出为 4 位循环码。可以采用各种逻辑功能的门电路来实现。

解 (1) 设输入变量 A, B, C, D , 输出变量 Y_3, Y_2, Y_1, Y_0 , 根据题意画出真值表, 如表 4-22 所示。

表 4-22

A	B	C	D	Y_3	Y_2	Y_1	Y_0
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1
0	0	1	0	0	0	1	1
0	0	1	1	0	0	1	0
0	1	0	0	0	1	1	0
0	1	0	1	0	1	1	1
0	1	1	0	0	1	0	1
0	1	1	1	0	1	0	0
1	0	0	0	1	1	0	0
1	0	0	1	1	1	0	1
1	0	1	0	1	1	1	1
1	0	1	1	1	1	1	0
1	1	0	0	1	0	1	0
1	1	0	1	1	0	1	1
1	1	1	0	1	0	0	1
1	1	1	1	1	0	0	0

(2) 写出输出的逻辑函数式为

$$Y_3 = A$$

$$Y_2 = AB' + A'B = A \oplus B$$

$$Y_1 = BC' + B'C = B \oplus C$$

$$Y_0 = CD' + C'D = C \oplus D$$

(3) 画逻辑电路图如图 4-26 所示。




图 4-26

[题 4.8] 试画出用 4 片 8 线 - 3 线优先编码器 74HC148 组成 32 线 - 5 线优先编码器的逻辑图。74HC148 的逻辑图见教材图 4.3.3。允许附加必要的门电路。

【分析】 考查 74HC148 电路的扩展。

以 $I'_0 \sim I'_{31}$ 表示 32 个低电平有效的编码输入信号, 以 D_4, D_3, D_2, D_1, D_0 表示输出编码, 可列出 D_4, D_3 与 $Y_{EX4}, Y_{EX3}, Y_{EX2}, Y_{EX1}$ 关系的真值表如表 4-23 所示。

表 4-23

工作芯片	Y_{EX4}	Y_{EX3}	Y_{EX2}	Y_{EX1}	D_4	D_3
4	1	0	0	0	1	1
3	0	1	0	0	1	0
2	0	0	1	0	0	1
1	0	0	0	1	0	0

从真值表可得 $D_4 = Y_{EX4} + Y_{EX3} = (Y'_{EX4} \cdot Y'_{EX3})'$

$D_3 = Y_{EX4} + Y_{EX2} = (Y'_{EX4} \cdot Y'_{EX2})'$

电路如图 4-27 所示。




图 4-27

[题 4.9] 某医院有一、二、三、四号病室 4 间,每室设有呼叫按钮,同时在护士值班室内对应地装有一号、二号、三号、四号 4 个指示灯。

现要求当一号病室的按钮按下时,无论其他病室的按钮是否按下,只有一号灯亮。当一号病室的按钮没有按下而二号病室的按钮按下时,无论三、四号病室的按钮是否按下,只有二号灯亮。当一、二号病室的按钮都未按下而三号病室的按钮按下时,无论四号病室的按钮是否按下,只有三号灯亮。只有在一、二、三号病室的按钮均未按下而按下四号病室的按钮时,四号灯才亮。试用优先编码器 74HC148 和门电路设计满足上述控制要求的逻辑电路,给出控制四个指示灯状态的高、低电平信号。

【分析】 利用 74HC148 的真值表解答。

 74HC148 的逻辑函数式为

$$\begin{cases} Y'_2 = ((I_4 + I_5 + I_6 + I_7) \cdot S)' \\ Y'_1 = ((I_2 I'_4 I'_5 + I_3 I'_4 I'_5 + I_6 + I_7) \cdot S)' \\ Y'_0 = ((I_1 I_2 I'_4 I'_6 + I_3 I'_4 I'_6 + I_5 I'_6 + I_7) \cdot S)' \end{cases}$$

由于仅有 4 个输入(按钮),故只需 74HC148 的 4 个输入即可,此处选用 $I'_3 \sim I'_0$ 4 个输入端分别接一至四号病房的呼叫按钮 $A_1 \sim A_4$,则只需 Y'_1 和 Y'_0 2 位输出即可; $I'_3 \sim I'_0$ 4 个输入端分别为 0 时,输出 $Y'_1 Y'_0$ 分别为 00、01、10、11。以 $L_1 \sim L_4$ 代表输出的 4 个指示灯,高电平有效,可得 $L_1 \sim L_4$ 与 $Y'_1 Y'_0$ 的逻辑真值表如表 4-24 所示,可得 $L_1 \sim L_4$ 的逻辑函数式为 $L_1 = Y_1 Y_0; L_2 = Y_1 Y'_0; L_3 = Y'_1 Y_0; L_4 = Y'_1 Y'_0$ 。

表 4-24

Y'_1	Y'_0	L_1	L_2	L_3	L_4
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1

电路如图 4-28 所示。




图 4-28

[题 4.10] 写出图 4-29 中 Z_1 、 Z_2 、 Z_3 的逻辑函数式,并化简为最简的与或表达式。译码器 74HC42 的逻辑图见教材图 4.3.11。

【分析】 利用各输出端 $Y_0 \sim Y_9$ 的表达式求解。

解 74HC42 输出逻辑函数式为




图 4-29

$$\begin{cases} Z_1 = (Y'_1 Y'_2 Y'_7)' = M'N'P'Q + M'NP'Q' + M'NPQ \\ Z_2 = (Y'_2 Y'_5 Y'_8)' = M'N'PQ' + M'NP'Q + MN'P'Q' \\ Z_3 = (Y'_3 Y'_6 Y'_9)' = M'N'PQ + M'NPQ' + MN'P'Q \end{cases}$$

用卡诺图进行化简,由图 4-30 得 Z_1 、 Z_2 、 Z_3 的最简与或表达式为




图 4-30

$$\begin{cases} Z_1 = M'N'P'Q + NP'Q' + NPQ \\ Z_2 = MQ' + NP'Q + N'PQ' \\ Z_3 = MQ + NPQ' + N'PQ \end{cases}$$

[题 4.11] 画出用两片 4 线 - 16 线译码器 74LS154 组成 5 线 - 32 线译码器的接线图。图 4-31 是 74LS154 的逻辑框图, 图中的 S_A' 、 S_B' 是两个控制端(亦称片选端), 译码器工作时应使 S_A' 和 S_B' 同时为低电平。当输入信号 $A_3A_2A_1A_0$ 为 **0000** ~ **1111** 这 16 种状态时, 输出端从 Y_0' 到 Y_{15}' 依次给出低电平输出信号。




图 4-31



电路如图 4-32 所示。




图 4-32

[题 4.12] 试画出用 3 线 - 8 线译码器 74HC138(见教材图 4.3.8) 和门电路产生如下多输出逻辑函数的逻辑图。

$$\begin{cases} Y_1 = AC \\ Y_2 = A'B'C + AB'C' + BC \\ Y_3 = B'C' + ABC' \end{cases}$$

$$\begin{cases}
 Y_1 = AC = AB'C + ABC = m_5 + m_7 = (m'_5 m'_7)' = (Y'_5 Y'_7)' \\
 Y_2 = A'B'C + AB'C' + BC = A'B'C + A'BC + AB'C' + ABC \\
 \quad = m_1 + m_3 + m_4 + m_7 = (m'_1 m'_3 m'_4 m'_7)' = (Y'_1 Y'_3 Y'_4 Y'_7)' \\
 Y_3 = B'C' + ABC' = A'B'C' + AB'C' + ABC' \\
 \quad = m_0 + m_4 + m_6 = (m'_0 m'_4 m'_6)' = (Y'_0 Y'_4 Y'_6)'
 \end{cases}$$

电路如图 4-33 所示。




图 4-33




图 4-34

【题 4.13】 试画出用 4 线-16 线译码器 74LS154(参见题 4.11) 和门电路产生如下多输出逻辑函数的逻辑图。

$$\begin{cases}
 Y_1 = A'B'C'D + A'B'CD' + A'BC'D' + AB'C'D' \\
 \quad = m_1 + m_2 + m_4 + m_8 = (m'_1 m'_2 m'_4 m'_8)' = (Y'_1 Y'_2 Y'_4 Y'_8)' \\
 Y_2 = A'BCD + AB'CD + ABC'D + ABC'D + ABCD' \\
 \quad = m_7 + m_{11} + m_{13} + m_{14} = (m'_7 m'_{11} m'_{13} m'_{14})' = (Y'_7 Y'_{11} Y'_{13} Y'_{14})' \\
 Y_3 = A'B = A'BC'D' + A'BC'D + A'BCD' + A'BCD \\
 \quad = m_4 + m_5 + m_6 + m_7 = (m'_4 m'_5 m'_6 m'_7)' = (Y'_4 Y'_5 Y'_6 Y'_7)'
 \end{cases}$$

电路如图 4-34 所示。

【题 4.14】 用 3 线-8 线译码器 74HC138 和门电路设计 1 位二进制全减器电路。输入为被减数、减数和来自低位的借位；输出为两数之差和向高位的借位信号。

【分析】 注意写出全减器差和借位的逻辑表达式。

【解】 设 A_i 为被减数, B_i 为减数, C_{i-1} 为来自低位的借位, S_i 为差数, C_i 为向高位的借位, 则可列出 1 位二进制全减器的真值表, 如表 4-25 所示。

由全减器的真值表得到 S_i 和 C_i 的逻辑式为

$$\begin{aligned}
 S_i &= A'_i B'_i C_{i-1} + A'_i B_i C'_{i-1} + A_i B'_i C'_{i-1} + A_i B_i C_{i-1} = (m'_1 m'_2 m'_4 m'_7)' \\
 C_i &= A'_i B'_i C_{i-1} + A'_i B_i C'_{i-1} + A'_i B_i C_{i-1} + A_i B_i C_{i-1} = (m'_1 m'_2 m'_3 m'_7)'
 \end{aligned}$$

表 4 - 25

A_i	B_i	C_{i-1}	S_i	C_i
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

用 74HC138 和门电路设计的电路如图 4 - 35 所示。




图 4 - 35

[题 4.15] 试用两片双 4 选 1 数据选择器 74HC153 和 3 线 - 8 线译码器 74HC138 接成 16 选 1 的数据选择器。74HC153 的逻辑图见教材图 4.3.20, 74HC138 的逻辑图见教材图 4.3.8。




图 4 - 36

解 电路如图 4-36 所示。用 74HC138 的四个输出端分别控制 4 片 4 选 1 数据选择器 74HC153 的使能端，所以仅用 74HC138 的 2 个输入端作为地址位的高位即可，74HC153 的 2 个地址控制端分别作为地址位的低位。

[题 4.16] 分析图 4-37 电路，写出输出 Z 的逻辑函数式。74HC151 为 8 选 1 数据选择器，它的逻辑图见教材图 4.3.24，输出的逻辑函数式见教材式(4.3.22)。




图 4-37

解 8 选 1 数据选择器 74HC151 的逻辑函数式为

$$Y = D_0(A'_2 A'_1 A'_0) + D_1(A'_2 A'_1 A_0) + D_2(A'_2 A_1 A'_0) + D_3(A'_2 A_1 A_0) \\ + D_4(A_2 A'_1 A'_0) + D_5(A_2 A'_1 A_0) + D_6(A_2 A_1 A'_0) + D_7(A_2 A_1 A_0)$$

将 $A_2 = C, A_1 = B, A_0 = A, D_0 = D_1 = D_4 = D_5 = D, D_6 = D', D_2 = 1, D_3 = D_7 = 0, Y = Z$ 代入上式，得

$$Z = DC'B'A' + DC'B'A + C'BA' + DCB'A' + DCB'A + D'CBA'$$

[题 4.17] 图 4-38 是用两个 4 选 1 数据选择器组成的逻辑电路，试写出输出 Z 与输入 M、N、P、Q 之间的逻辑函数式。已知数据选择器的逻辑函数式为

$$Y = [D_0 A'_1 A'_0 + D_1 A'_1 A_0 + D_2 A_1 A'_0 + D_3 A_1 A_0] \cdot S$$




图 4-38

解 由电路图和 数据选择器的逻辑函数式可知

$$Z = [0 \cdot N' M' + 0 \cdot N' M + Q \cdot N M' + Q \cdot N M] P' + [Q \cdot N' M' + Q \cdot N' M + 0 \cdot N M' \\ + 0 \cdot N M] P \\ = Q P' N + Q P N'$$

[题 4.18] 试用 4 选 1 数据选择器产生逻辑函数 $Y = AB'C' + A'C' + BC$ 。

【分析】 将 Y 写成最小项表达式,然后将 BC 作为地址线, A 为数据即可。

$$\begin{aligned} Y &= AB'C' + A'C' + BC \\ &= AB'C' + A'B'C' + A'BC' + A'BC + ABC \\ &= 1 \cdot B'C' + 0 \cdot B'C + A'BC' + 1 \cdot BC \end{aligned}$$

将 B, C 作为地址信号,则电路如图 4-39 所示。

【小结】 掌握数据选择器的逻辑函数表达式。

[题 4.19] 用 8 选 1 数据选择器 74HC151(教材图 4.




图 4-39

3.24) 产生逻辑函数

$$Y = AC'D + A'B'CD + BC + BC'D'$$

$$\begin{aligned} Y &= AC'D + A'B'CD + BC + BC'D' \\ &= AB'C'D + ABC'D + A'B'CD + A'BCD' + A'BCD + ABCD' + ABCD + \\ &\quad A'BC'D' + ABC'D' \\ &= 0 \cdot B'C'D' + A \cdot B'C'D + 0 \cdot B'CD' + A'B'CD + 1 \cdot BC'D' + A \cdot BCD + \\ &\quad 1 \cdot BCD' + 1 \cdot BCD \end{aligned}$$

以 B, C, D 为地址线,同时可得 $D_0 = D_2 = 0, D_1 = D_5 = A, D_3 = A', D_4 = D_6 = D_7 = 1$,故电路图如图 4-40 所示。




图 4-40

[题 4.20] 用 8 选 1 数据选择器 74HC151(教材图 4.3.24) 产生逻辑函数

$$Y = AC + A'BC' + A'B'C$$

$$Y = AC + A'BC' + A'B'C = AB'C + ABC + A'BC' + A'B'C$$

令 $A_2 = A, A_1 = B, A_0 = C$,则 $D_0 = D_3 = D_4 = D_6 = 0, D_1 = D_2 = D_5 = D_7 = 1$,故电路图如图 4-41 所示。




图 4-41

[题 4.21] 设计用 3 个开关控制一个电灯的逻辑电路,要求改变任何一个开关的状态都能控制电灯由亮变灭或者由灭变亮。要求用数据选择器来实现。

【分析】 以 ABC 为循环码列写真值表即得解。

以 A, B, C 表示三个开关,以 L 表示灯的状态。根据题意, A, B, C 为循环码,设 $ABC = 000$ 时 $L = 0$,可得真值表如表 4-26 所示。

表 4-26

A	B	C	L
0	0	0	0
0	0	1	1
0	1	1	0
0	1	0	1
1	1	0	0
1	1	1	1
1	0	1	0
1	0	0	1

由真值表可得 L 得逻辑函数式为 $L = A'B'C + A'BC' + ABC + AB'C'$,选用 4 选 1 数据选择器,令 $A_1 = B, A_0 = C$,同时令 $D_0 = D_3 = A, D_1 = D_2 = A'$,可得电路图如图 4-42 所示。




图 4-42




图 4-43

[题 4.22] 人的血型有 A、B、AB、O 四种。输血时输血者的血型与受血者血型必须符合图 4-43 中用箭头指示的授受关系。试用数据选择器设计一个逻辑电路,判断输血者与受血者的

血型是否符合上述规定。(提示:可以用两个逻辑变量的四种取值表示输血者的血型。用另外两个逻辑变量的四种取值表示受血者的血型。)

【分析】 列出真值表,得逻辑表达式,然后用数据选择器实现。

解 用 MN 的 4 种取值表示输血者的血型,用 PQ 的 4 种取值表示受血者的血型,如图 4-44(a) 所示;用 Y 表示判断结果, $Y=1$ 表示符合授受要求, $Y=0$ 表示不符合授受要求。

根据题意可列出真值表如表 4-27 所示。

表 4-27

M	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1
N	0	0	0	0	1	1	1	1	0	0	0	0	1	1	1
P	0	0	1	1	0	0	1	1	0	0	1	1	0	0	1
Q	0	1	0	1	0	1	0	1	0	1	0	1	0	1	1
Y	1	0	1	0	0	1	1	0	0	0	1	0	1	1	1

由表 4-27 可得 Y 的逻辑函数式为

$$\begin{aligned}
 Y &= M'N'P'Q' + M'N'PQ' + M'NP'Q + M'NPQ' + MN'PQ' + MNP'Q' + MNP'Q + \\
 &\quad MNPQ' + MNQP \\
 &= M' \cdot N'(PQ)' + 0 \cdot N'P'Q + 1 \cdot N'PQ' + 0 \cdot N'PQ + M \cdot NP'Q' + 1 \cdot NP'Q + 1 \cdot \\
 &\quad NPQ' + M \cdot NPQ
 \end{aligned}$$

以 N, P, Q 为地址线,同时可得 $D_0 = M', D_1 = D_3 = 0, D_4 = D_7 = M, D_2 = D_5 = D_6 = 1$,故用 8 选 1 数据选择器 74HC151 设计的电路如图 4-44(b) 所示。





图 4-44

【小结】 掌握用数据选择器实现与或关系式。

[题 4.23] 用 8 选 1 数据选择器 74HC151(见图 4.3.24) 设计一个组合逻辑电路。该电路有 3 个输入逻辑变量 A, B, C 和 1 个工作状态控制变量 M 。当 $M=0$ 时电路实现“意见一致”功能(A, B, C 状态一致时输出为 1, 否则输出为 0), 而 $M=1$ 时电路实现“多数表决”功能, 即输出与 A, B, C 中多数的状态一致。

【分析】 列出真值表,得逻辑表达式,然后用数据选择器实现。



设输出为 Y , 根据题意可列出真值表如表 4-28 所示。

由表 4-28 可得 Y 的逻辑函数式为

$$\begin{aligned} Y &= (A'B'C' + ABC)M' + (A'BC + AB'C + ABC' + ABC)M \\ &= A'B'C' \cdot M' + A'B'C \cdot 0 + A'BC' \cdot 0 + A'BC \cdot M + AB'C' \cdot 0 + AB'C \cdot M \\ &\quad + ABC' \cdot M + ABC \cdot 1 \end{aligned}$$

以 A, B, C 为地址线,同时可得 $D_0 = M', D_1 = D_2 = D_4 = 0, D_3 = D_5 = D_6 = M, D_7 = 1$, 故电路图如图 4-45 所示。

表 4-28

M	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	
A	0	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1
B	0	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1
C	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
Y	1	0	0	0	0	0	0	1	0	0	0	1	0	1	1	1




图 4-45

[题 4.24] 用 8 选 1 数据选择器设计一个函数发生器电路,它的功能表如表 4-29 所示。

表 4-29

S_1	S_0	Y
0	0	$A \cdot B$
0	1	$A + B$
1	0	$A \oplus B$
1	1	A'

【分析】 根据表写出表达式,然后化简或展开为最小项形式。



由表 4-29 所示的功能表得 Y 的逻辑函数式为

$$\begin{aligned} Y &= S'_1 S'_0 AB + S'_1 S_0 (A + B) + S_1 S'_0 (A \oplus B) + S_1 S_0 A' \\ &= S'_1 S'_0 AB + S'_1 S_0 AB' + S'_1 S_0 AB + S'_1 S_0 A'B + S_1 S'_0 A'B + S_1 S'_0 AB' + S_1 S_0 A'B' \end{aligned}$$

$$\begin{aligned}
 &+ S_1 S_0 AB \\
 = & \mathbf{0} \cdot S'_0 A' B' + S_1 \cdot S'_0 A' B + S_1 \cdot S'_0 AB' + S'_1 \cdot S'_0 AB + S_1 \cdot S_0 A' B' + \mathbf{1} \cdot S_0 A' B \\
 &+ S'_1 \cdot S_0 AB' + S'_1 \cdot S_0 AB
 \end{aligned}$$

以 S_0 、 A 、 B 为地址线,同时可得 $D_0 = \mathbf{0}$, $D_1 = D_2 = D_4 = S_1$, $D_3 = D_6 = D_7 = S'_1$, $D_5 = \mathbf{1}$, 故用 8 选 1 数据选择器 74HC151 设计的电路如图 4-46 所示。




图 4-46

【小结】 掌握用数据选择器实现与或关系式。

[题 4.25] 试用 4 位并行加法器 74LS283 设计一个加 / 减运算电路。当控制信号 $M = \mathbf{0}$ 时它将两个输入的 4 位二进制数相加,而 $M = \mathbf{1}$ 时它将两个输入的 4 位二进制数相减。两数相加的绝对值不大于 15。允许附加必要的门电路。

【分析】 两个 4 位二进制数相减,进行补码相加。对减数求补,等于求反码再加 1 可得。

解 电路如图 4-47 所示。




图 4-47

当 $M = \mathbf{0}$ 时,它将两个 4 位二进制数 $A_3 A_2 A_1 A_0$ 和 $B_3 B_2 B_1 B_0$ 相加,而 $M = \mathbf{1}$ 时,它将两个 4 位二进制数 $A_3 A_2 A_1 A_0$ 和 $B_3 B_2 B_1 B_0$ 相减,即将 $A_3 A_2 A_1 A_0$ 和 $B_3 B_2 B_1 B_0$ 的补码相加,而 $B_3 B_2 B_1 B_0$ 的补码是通过异或门对其按位取反,再在 CI 位加 1 求得。

[题 4.26] 能否用一片 4 位并行加法器 74LS283 将余 3 代码转换成 8421 的二 - 十进制代码?如果可能,应当如何连线?

解 从余 3 码中减去 3(0011)即可转换成 8421 码。减 3 可通过加它的补码 1101 求得。电路如图 4-48 所示。




图 4-48

[题 4.27] 试利用两片 4 位二进制并行加法器 74LS283 和必要的门电路组成 1 个二 - 十进制加法器电路。[提示: 根据 BCD 码中 8421 码的加法运算规则, 当两数之和小于、等于 9(1001) 时, 相加的结果和按二进制数相加所得到的结果一样。当两数之和大于 9(即等于 1010 ~ 1111) 时, 则应在按二进制数相加的结果上加 6(0110), 这样就可以给出进位信号, 同时得到一个小于 9 的和。]

【分析】 根据提示作答即可。

将两个 8421 码的二 - 十进制 $A_3A_2A_1A_0$ 和 $B_3B_2B_1B_0$ 用加法器相加, 则当和 $\leq 9(1001)$ 时, 得到的和就是所求的二 - 十进制和; 而当和 $\geq 10(1010)$ 以后, 必须将这个结果在另一个加法器加 6(0110) 进行修正, 才能得到 8421 码的和及相应的进位输出。电路如图 4-49 所示。其中进位输出 C_0 的逻辑函数式为

$$C_0 = C_0' + S_3'S_2' + S_3'S_1'$$




图 4-49

当和 ≥ 10 时, 进位输出 $C_0 = 1$, 同时应在 $S_3'S_2'S_1'S_0'$ 上加 6, 得到的 $S_3S_2S_1S_0$ 和 C_0 就是要求的二 - 十进制和及进位。

【小结】 考查 8421BCD 码的加法规则。

[题 4.28] 若使用 4 位数值比较器 71LS85(见教材图 4.3.32) 组成十位数值比较器, 需要用几片? 各片之间应如何连接?

【分析】 根据 74LS85 比较规则解题。

解 需要用三片 74LS85, 电路如图 4-50 所示。




图 4-50

[题 4.29] 试用两个 4 位数值比较器组成三个数的判断电路。要求能够判别三个 4 位二进制数 $A(a_3 a_2 a_1 a_0)$ 、 $B(b_3 b_2 b_1 b_0)$ 、 $C(c_3 c_2 c_1 c_0)$ 是否相等、 A 是否最大、 A 是否最小, 并分别给出“三个数相等”、“ A 最大”、“ A 最小”的输出信号。可以附加必要的门电路。

【分析】 只要将 A 与 B 、 A 与 C 分别比较, 然后对比较结果进行分析即可。

解 分别将 A 与 B 、 A 与 C 用数值比较器进行比较, 再对比较结果进行逻辑组合, 则用 74LS85 组成的电路如图 4-51 所示。

【小结】 灵活分析题目要求, 转化为逻辑函数。




图 4-51

[题 4.30] 已知 4 位数值比较器 74LS85 的传输延迟时间(从加上两个输入比较数到产生输出比较结果所需时间)小于 45 ns。要求用六片 74LS85 接成一个 24 位数值比较电路, 传输延迟时间不得大于 90 ns。

解 由于传输延迟时间不大于 90ns, 而一片 74LS85 传输时间小于 45ns, 故可采用两级串联连接方式, 而不能采用六片逐级串联连接方式。

故电路图如图 4-52 所示。




图 4-52

[题 4.31] 若将二-十进制编码中的 8421 码、余 3 码、余 3 循环码、2421 码和 5211 码分别加到二-十进制译码器 74HC42(见教材图 4.3.11)的输入端,并按教材 1.5.1 的排列顺序依次变化时,输出端是否都会产生尖峰脉冲?试简述理由。

解 8421 码、余 3 码、余 3 循环码、2421 码和 5211 码中,只有将余 3 循环码加到 74HC42 的输入端,并按教材表 1.5.1 的排列顺序依次变化时,因为每次输入状态变化时,仅有一个输入必发生变化,74HC42 的任一个与非门的 4 个输入当中仅可能有一个改变状态,所以不存在竞争-冒险现象,不会在输出端产生尖峰脉冲。但其他码在变化时,由于 74HC42 各与非门输入的信号经过的非门个数不同,产生延时不同,会出现竞争-冒险现象。

[题 4.32] 试分析图 4-53 电路中当 A、B、C、D 单独一个改变状态时是否存在竞争-冒险现象?如果存在竞争-冒险现象,那么都发生在其他变量为何种取值的情况下?




图 4-53

【分析】 写出逻辑表达式判别即可。

解 由图 4-53 得输出的逻辑函数式为

$$Y = A'CD + AB'D + BC' + CD'$$

(1) 当 $B = 0, C = D = 1$ 时,输出逻辑函数式简化为 $Y = A + A'$,故 A 改变状态时存在竞争-冒险现象。

(2) 当 $A = 1, C = 0, D = 1$ 时,输出逻辑函数式简化为 $Y = B + B'$,故 B 改变状态时存在竞争-冒险现象。

(3) 当 $A = 0, B = D = 1$,或当 $A = \times, B = 1, D = 0$ 时,输出逻辑函数式简化为 $Y = C + C'$,故 C 改变状态时存在竞争-冒险现象。

(4) 当 $A = 1, B = 0, C = 1$,或当 $A = 0, B = \times, C = 1$ 时,输出逻辑函数式简化为 $Y = D + D'$,故 D 改变状态时存在竞争-冒险现象。

【小结】 会判别竞争-冒险现象。